第3章存儲(chǔ)器系統(tǒng)題庫(kù)和答案

1、第3章存儲(chǔ)器系統(tǒng)一. 選擇題1. 計(jì)算機(jī)工作中只讀不寫(xiě)的存儲(chǔ)器是()。 DRAM (B) ROM (0 SRAM (D) EEPROM2. 下面關(guān)于主存儲(chǔ)器(也稱為內(nèi)存)的敘述中，不正確的是()。(A) 當(dāng)前正在執(zhí)行的指令與數(shù)據(jù)都必須存放在主存儲(chǔ)器內(nèi)，否則處理器不能進(jìn)行處理(B) 存儲(chǔ)器的讀.寫(xiě)操作，一次僅讀出或?qū)懭胍粋€(gè)字節(jié)(0字節(jié)是主存儲(chǔ)器中信息的基本編址單位(D)從程序設(shè)計(jì)的角度來(lái)看，cache (高速緩存)也是主存儲(chǔ)器3. CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫(xiě)操作所需的時(shí)間稱為一個(gè)()周期。(D)讀寫(xiě)(B)存儲(chǔ)器的讀出(D)存儲(chǔ)器進(jìn)行連續(xù)讀/寫(xiě)操作(B) EPROM是可改寫(xiě)(D) E

2、PROM只能改寫(xiě)一次(A)指令 (B)總線 (0時(shí)鐘4. 存取周期是指()。(A)存儲(chǔ)器的寫(xiě)入時(shí)間 時(shí)間(0存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作允許的最短時(shí)間間隔 允許的最短時(shí)間3間隔5. 下面的說(shuō)法中，()是正確的。(A) EPROM是不能改寫(xiě)的的，所以也是一種讀寫(xiě)存儲(chǔ)器(0 EPROM是可改寫(xiě)的，但它不能作為讀寫(xiě)存儲(chǔ)器)。(B)擴(kuò)大主存容量(D)增強(qiáng)CPU的運(yùn)算能力6. 主存和CPU之間增加高速緩存的目的是(A)解決CPU和主存間的速度匹配問(wèn)題(0既擴(kuò)大主存容量，又提高存取速度7. 采用虛擬存儲(chǔ)器的目的是()。(A)提高主存速度 (B)擴(kuò)大外存的容量 (C)擴(kuò)大內(nèi)存的尋址空間 (D)提 高外存的速度&am

3、p;某數(shù)據(jù)段位于以70000起始的存儲(chǔ)區(qū)，若該段的長(zhǎng)度為64KB,其末地址是()。 70FFFH (B) 80000H(0 7FFFFH (D) 8FFFFH9. 微機(jī)系統(tǒng)中的存儲(chǔ)器可分為四級(jí)，其中存儲(chǔ)容量最大的是()。(A) 內(nèi)存 (B)內(nèi)部寄存器(0高速緩沖存儲(chǔ)器(D)外存10. 下面的說(shuō)法中，()是正確的。(A)指令周期等于機(jī)器周期(B) 指令周期大于機(jī)器周期(C)指令周期小于機(jī)器周期(D)指令周期是機(jī)器周期的兩倍11. 計(jì)算機(jī)的主內(nèi)存有3K字節(jié)，則內(nèi)存地址寄存器需()位就足夠。 10(B) 11(0 12(D) 1312. 若256KB的SRAM具有8條數(shù)據(jù)線，那么它具有()地址線。

4、10(B) 18(0 20(D) 3213. 可以直接存取1M字節(jié)內(nèi)存的微處理器，其地址線需()條。(A) 8(B) 16(0 20(D) 2414規(guī)格為4096X8的存儲(chǔ)芯片4片，組成的存儲(chǔ)體容量為()。(A) 4KB (B) 8KB (0 16KB (D) 32KB15. 一個(gè)有16字的數(shù)據(jù)區(qū)，其起始地址為70A0： DDF6H,則該數(shù)據(jù)區(qū)末字單元的物理 地址為()。(A) 14E96H(B) 7E814H(C) 7E7F6H (D) 7E816H16. 某微型計(jì)算機(jī)可直接尋址64M字節(jié)的內(nèi)存空間，其CPU的地址總線至少應(yīng)有() 條。(A) 20(B) 30(C) 16(D) 2617對(duì)于

5、地址總線為32位的微處理器來(lái)說(shuō)，其直接尋址范圍可達(dá)( )o(A) 64MB(B) 256MB(C) 512MB(D) 4GB18. 通常高速緩存是由快速()組成。(D) Flash19 CPU在執(zhí)行指令的過(guò)程中,每完成一次對(duì)存儲(chǔ)器或I/O端口的訪問(wèn)過(guò)程，稱為)o(A)時(shí)鐘周期 (B)總線周期(0總線讀周期 (D)總線寫(xiě)周期 SRAM (B) DRAM(0 EEPROM20. 某CPU有32條地址線，與之相連的一個(gè)I/O芯片的口地址為210H-21FH,則該I/O芯片的片選信號(hào)至少應(yīng)由()條地址線譯碼后產(chǎn)生。(D) 6)。(C)使CPU全速運(yùn)行(D)擴(kuò)大尋址空(A) 16(B) 10(0 421

6、. 采用高速緩存Cache的目的是(B (A)提高總線速度(B)提高主存速度22堆棧的工作方式是(D)。(A)先進(jìn)先出(B)隨機(jī)讀寫(xiě)(C)只能讀出，不能寫(xiě)入 (D)后進(jìn)先出是指(D )。(A)隨機(jī)讀寫(xiě)存儲(chǔ)器(B)可編程只讀存儲(chǔ)器 (C)只讀存儲(chǔ)器(D)可擦除可編程只讀存儲(chǔ)器24.連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間的最小間隔叫(A )。(A)存取時(shí)間(B)讀周期(C)寫(xiě)周期(D)存取周期25對(duì)存儲(chǔ)器訪問(wèn)時(shí)，地址線有效和數(shù)據(jù)線有效的時(shí)間關(guān)系應(yīng)該是(C )o(A)數(shù)據(jù)線較先有效(B)二者同時(shí)有效(C)地址線較先有效(D)同時(shí)高電平26.微機(jī)的內(nèi)存器可用(A )構(gòu)成。(A) RAM 和 ROM(B)硬盤(pán)

7、(C)軟盤(pán)(D)光盤(pán)27. 和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是(C(A)容量大、速度快、成本低 (B)容量大、速度慢、成本高(C) 容量小、速度快、成本高 (D)容量小、速度快、成本低28. 若內(nèi)存容量為64KB,則訪問(wèn)內(nèi)存所需地址線(A )條(A) 16(B) 20(C) 18(D) 1929. 若用6264SRAM芯片(8KX8位)組成128KB的存儲(chǔ)器系統(tǒng)，需要(A )片6264 芯片。(A) 16(B) 24(C) 32(D) 6430. 若內(nèi)存容量為64KB,則訪問(wèn)內(nèi)存所需地址線(A )條。(A) 16(B) 20(C) 18(D) 1931. 斷電后存儲(chǔ)的資料會(huì)丟失的存儲(chǔ)器是(A )

8、(A) RAM(B) ROM(C) CD-ROM(D )硬盤(pán)A )。(C) CD-ROM(D)硬盤(pán)32. 斷電后存儲(chǔ)的資料會(huì)丟失的存儲(chǔ)器是(A) RAM(B) ROM33. 連接到64000H6FFFF地址范圍上的存儲(chǔ)器用8KX8位芯片構(gòu)成，該芯片需要（）片。（A） 4（B） 8（C） 6（D） 12二、判斷題1. 靜態(tài)隨機(jī)存儲(chǔ)器中的內(nèi)容可以永久保存。2. 總線周期是指CPU執(zhí)行一條指令所需的時(shí)間。3. 靜態(tài)隨機(jī)存儲(chǔ)器中的內(nèi)容可以永久保存。4. Cache是一種快速的靜態(tài)RAM,它介于CPU與內(nèi)存之間。5. 尋址256M字節(jié)內(nèi)存空間，需28條地址線。6. 無(wú)論采用何種工藝，動(dòng)態(tài)RAM都是利用電

9、容存儲(chǔ)電荷的原理來(lái)保存信息的。19. EPROM是指可擦除可編程隨機(jī)讀寫(xiě)存儲(chǔ)器。X36.某內(nèi)存模塊的地址范圍為80000H0BFFFFH,該模塊的容量為256K （ J ）三、填空題1. 為保證動(dòng)態(tài)RAM中的內(nèi)容不消失，需要進(jìn)行（） 操作。2. 16K字節(jié)的存儲(chǔ)芯片有（）根地址線，用它構(gòu)成64K空間的存儲(chǔ)器共需（）片，與8位機(jī)相連時(shí)需地址譯碼器74LS138至少（）片，若要求該地址空間為連續(xù)的，則 譯碼器的引腳A應(yīng)接地址線（）,引腳B接地址線（），引腳C接地址線（）。3. 隨機(jī)存儲(chǔ)器RAM主要包括（）和（）兩大類。4. 構(gòu)成64K*8的存儲(chǔ)系統(tǒng)，需8K*1的芯片（）片。5. 某存儲(chǔ)模塊的容量為

10、64K,它的起始地址若為20000H,則末地址應(yīng)為（）。6. 某RAM芯片的存儲(chǔ)容量是8KX8bit ,則該芯片引腳中有幾根地址線幾根數(shù)據(jù)線如已知某半導(dǎo)體存儲(chǔ)器芯片SRAM的引腳中有14根地址線和8根數(shù)據(jù)線，那么其存儲(chǔ)容量應(yīng) 為（）。7. 電路結(jié)構(gòu)如下，請(qǐng)給出圖中RAM1和RAM2的地址范圍。8. 某RAM芯片的存儲(chǔ)容量是4KX8位,該芯片引腳中有（）根地址線,（）根數(shù)據(jù)線。9. 某16位微機(jī)系統(tǒng)的地址總線為20位，其存儲(chǔ)器中RAM的容量為128KB,首地址為80000H,且地址是連續(xù)的。問(wèn)可用的最高地址是（）H。10. 用2KX8的SRAM芯片組成32KX16的存儲(chǔ)器，共需SRAM芯片（）片

11、，產(chǎn)生片選信號(hào)的地址至少需要（）位。中地址/數(shù)據(jù)線分時(shí)復(fù)用，為保證總線周期內(nèi)地址穩(wěn)定，應(yīng)配置（），為提高總線驅(qū) 動(dòng)能力，應(yīng)配置（）o12、8086和8088的地址總線有（）根，能尋址（）MB的存儲(chǔ)器空間。13. 組成32M*8位的存儲(chǔ)器，需要1M*4位的存儲(chǔ)芯片共（）片。從偶地址中按字節(jié)讀時(shí)，存儲(chǔ)器數(shù)據(jù)進(jìn)入數(shù)據(jù)總線的（）；從奇地址按字節(jié)讀時(shí)，進(jìn)入數(shù)據(jù)總線的（）»15. 1KB= 1024_字節(jié)，lMB=_1024_KBo16. 某8086微處理器系統(tǒng)中設(shè)計(jì)了一個(gè)存儲(chǔ)為128KB的SRAM存儲(chǔ)器模塊，約定該存儲(chǔ)器模塊的起始地址為80000H,則該存儲(chǔ)器模塊的末地址為（）。17. 設(shè)微機(jī)

12、的地址總線為16位，其RAM存儲(chǔ)器容量為32KB,首地址為4000H,且地址是連續(xù)的，則可用的最高地址是（）。四、做圖題1、設(shè)某計(jì)算機(jī)要用32K*4的動(dòng)態(tài)RAM存儲(chǔ)器芯片擴(kuò)展128K*8的存儲(chǔ)器。請(qǐng)回答：（D擴(kuò)展該存儲(chǔ)器系統(tǒng)共需要幾片RAM芯片？(2) 每塊芯片應(yīng)該有多少根數(shù)據(jù)線和多少根地址線？(3) 試畫(huà)出存儲(chǔ)器的組成圖，并與CPU連接(設(shè)CPU有20根地址線)。(4) 根據(jù)所畫(huà)出的連接圖，確定其地址空間范圍？2、將一個(gè)8086微機(jī)系統(tǒng)再用16K*8的存儲(chǔ)器芯片，它占的地址為D0000H至D7FFFH, 試畫(huà)出該存儲(chǔ)器與CPU的接口圖。3、用16K*8的SRAM存儲(chǔ)器芯片組成的64K字節(jié)的R

13、AM存儲(chǔ)器電器，試回答下列問(wèn)題:(1) 試畫(huà)出存儲(chǔ)器的組成圖，并與CPU連接，要求所組成的存儲(chǔ)器空間從10000H開(kāi)始 并且是連續(xù)的。(2) 求各存儲(chǔ)器的地址范圍。3.(B)4. (D)5. (0&(09. (D)10. (B)3.(014. (015. (B)1&(A )19. (B)20. (D)3.(D)24. (A)25. (08.29. (A)30. (A)3.34. (A)35. (04J8J1或01. (B)2.6.7. (011. (012- (B)116. (D )17. (D)2122. (D)226 (A)27. (0231. (A)32. (A)3二、判斷題1. X2. X3. X5. J6. J1. X三.填空題一.選擇題1. 定時(shí)刷新2