校本講義——數(shù)字電子電路、數(shù)字電路實(shí)驗(yàn)部分

1、課題一：門電路一、門電路基本知識1、數(shù)字電路電子技術(shù)中的信號可分為模擬信號和數(shù)字信號兩大類。模擬信號是指隨時(shí)間連續(xù)變化的信號，例如正弦波電壓信號。數(shù)字信號是指在時(shí)間上和數(shù)量上都不連續(xù)變化的信號，即離散的信號，例如矩形電壓信號。數(shù)字電路包括信號的傳送、控制、記憶、計(jì)數(shù)、產(chǎn)生、整形等內(nèi)容。數(shù)字電路的基本單元是邏輯門電路，分析工具是邏輯代數(shù)，在功能上則著重強(qiáng)調(diào)電路輸入與輸出間的因果關(guān)系。2、邏輯門電路（1）門電路數(shù)字電路的主要元件是開關(guān)元件，如前面講到的二極管、三極管和MOS管，由這些元件構(gòu)成的基本電路也稱為開關(guān)電路。開關(guān)電路工作時(shí)的狀態(tài)像門一樣按一定條件開或關(guān)，所以也稱為門電路。（2）高電平、低電

2、平在邏輯電路中，電位的高低常用高電平、低電平來描述（3）正邏輯和負(fù)邏輯邏輯電路中有兩種邏輯體系，既正邏輯和負(fù)邏輯。正邏輯用1表示高電平、0表示低電平；負(fù)邏輯用0表示高電平、1表示低電平。下面內(nèi)容均采用正邏輯。3、三種基本運(yùn)算：與、或、非（1）與運(yùn)算與邏輯運(yùn)算（a）電路圖 （b）真值表 （c）邏輯真值表 （d）邏輯符號與運(yùn)算只有當(dāng)決定一件事情的條件全部具備之后，這件事情才會(huì)發(fā)生。我們把這種因果關(guān)系稱為與邏輯?？梢杂昧斜淼姆绞奖硎旧鲜鲞壿嬯P(guān)系，稱為真值表。與運(yùn)算可以推廣到多變量：。（2）或運(yùn)算或邏輯運(yùn)算（a）電路圖 （b）真值表 （c）邏輯真值表 （d）邏輯符號或運(yùn)算當(dāng)決定一件事情的幾個(gè)條件中，只

3、要有一個(gè)或一個(gè)以上條件具備，這件事情就會(huì)發(fā)生。我們把這種因果關(guān)系稱為或邏輯。或運(yùn)算的真值表如圖（b）所示，邏輯真值表如圖（c）所示。若用邏輯表達(dá)式來描述，則可寫為LA+B。或運(yùn)算的規(guī)則為：“輸入有1，輸出為1；輸入全0，輸出為0”。在數(shù)字電路中能實(shí)現(xiàn)或運(yùn)算的電路稱為或門電路，其邏輯符號如圖（d）所示。或運(yùn)算也可以推廣到多變量：。（3）非運(yùn)算非邏輯運(yùn)算（a）電路圖 （b）真值表 （c）邏輯真值表 （d）邏輯符號非運(yùn)算某事情發(fā)生與否，僅取決于一個(gè)條件，而且是對該條件的否定。即條件具備時(shí)事情不發(fā)生；條件不具備時(shí)事情才發(fā)生。例如圖（a）所示的電路，當(dāng)開關(guān)A閉合時(shí)，燈不亮；而當(dāng)A不閉合時(shí)，燈亮。其真值表

4、如圖（b）所示，邏輯真值表如圖（c）所示。若用邏輯表達(dá)式來描述，則可寫為：。非運(yùn)算的規(guī)則為：；。在數(shù)字電路中實(shí)現(xiàn)非運(yùn)算的電路稱為非門電路，其邏輯符號如圖（d）所示。（4）其他常用邏輯運(yùn)算與非運(yùn)算與非是由與運(yùn)算和非運(yùn)算組合而成，如圖所示。與非邏輯運(yùn)算（a）邏輯真值表 （b）邏輯符號或非運(yùn)算或非是由或運(yùn)算和非運(yùn)算組合而成，如圖所示?；蚍沁壿嬤\(yùn)算（a）邏輯真值表 （b）邏輯符號異或異或是一種二變量邏輯運(yùn)算，當(dāng)兩個(gè)變量取值相同時(shí)，邏輯函數(shù)值為0；當(dāng)兩個(gè)變量取值不同時(shí)，邏輯函數(shù)值為1。異或的邏輯真值表和相應(yīng)邏輯門的符號如圖所示。異或邏輯運(yùn)算（a）邏輯真值表 （b）邏輯符號實(shí)驗(yàn)一：基本門電路一、分立元件門

5、電路邏輯功能測試1、與門（1）在實(shí)驗(yàn)箱上按下圖連線。（2）輸入端A、B接邏輯開關(guān)，輸出接發(fā)光二極管和萬用表，按下表要求測試并記錄，寫出Y的邏輯表達(dá)式。2、或門（1）在實(shí)驗(yàn)箱上按下圖連線。（2）輸入端A、B接邏輯開關(guān)，輸出接發(fā)光二極管和萬用表，按下表要求測試并記錄，寫出Y的邏輯表達(dá)式。二、TTL門電路邏輯功能驗(yàn)證1、按下圖在實(shí)驗(yàn)箱上找到相應(yīng)的門電路。并把輸入端接實(shí)驗(yàn)箱的邏輯開關(guān)，輸出端接發(fā)光二極管。與門74LS08 或門74LS32 與非門74LS00（74LS20）反相器74LS042、按下表中輸入A、B（0，1）信號，觀察輸出結(jié)果（看LED發(fā)光二極管。如燈亮為1，燈滅為0）填入該表中。課題二

6、：邏輯代數(shù)基本知識一、邏輯函數(shù)表示法若輸入邏輯變量A、B、C取值確定后，輸出邏輯變量Y的值也隨之確定，則稱y是A、B、C的邏輯函數(shù)，記作： YF（A、B、C、···）邏輯函數(shù)有多種表示形式，常見的有：邏輯表達(dá)式、真值表、邏輯圖和時(shí)序圖。1、邏輯關(guān)系式把輸出邏輯變量表示成輸入邏輯變量運(yùn)算組合的函數(shù)式，稱為邏輯函數(shù)表達(dá)式，簡稱邏輯表達(dá)式。2、真值表把輸入邏輯變量的各種取值和相應(yīng)函數(shù)值列在一起而組成的表格稱為真值表。3、邏輯圖在邏輯電路中，并不要求畫出具體電路，而是采用一個(gè)特定的符號表示基本單元電路，這種用來表示基本單元電路的符號稱為邏輯符號。用邏輯符號表示的邏輯電路的

7、電原理圖，稱為邏輯圖。4、時(shí)序圖把一個(gè)邏輯電路的輸入變量的波形和輸出變量的波形，依時(shí)間順序畫出來的圖稱為時(shí)序圖，又稱波形圖。邏輯代數(shù)中的基本定律和常用公式名稱公式1公式20-1律互補(bǔ)律重疊律交換律結(jié)合律分配律反演律吸收律非非律二、邏輯函數(shù)的代數(shù)化簡法與或表達(dá)式是邏輯函數(shù)的最基本表達(dá)形式,在化簡邏輯函數(shù)時(shí)，通常是將邏輯式化簡成最簡與或表達(dá)式。最簡與或表達(dá)式的標(biāo)準(zhǔn)： （1）與項(xiàng)最少，即表達(dá)式中“+”號最少。（2）每個(gè)與項(xiàng)中的變量數(shù)最少，即表達(dá)式中“· ”號最少。1、邏輯函數(shù)的公式化簡法用代數(shù)法化簡邏輯函數(shù)，就是直接利用邏輯代數(shù)的基本公式和基本規(guī)則進(jìn)行化簡。常用的化簡方法有以下幾種。并項(xiàng)法

8、。運(yùn)用公式，將兩項(xiàng)合并為一項(xiàng)，消去一個(gè)變量。如吸收法。運(yùn)用吸收律消去多余的與項(xiàng)。如消去法。運(yùn)用吸收律消去多余的因子。如配項(xiàng)法。先通過乘以（=1）或加上（=0），增加必要的乘積項(xiàng)，再用以上方法化簡。如在化簡邏輯函數(shù)時(shí)，要靈活運(yùn)用上述方法，才能將邏輯函數(shù)化為最簡。2、邏輯函數(shù)的卡諾圖化簡法美國工程師卡諾（Karnaugh）發(fā)明的，所以稱為卡諾圖化簡法。用卡諾圖表示邏輯函數(shù)（1）二變量卡諾圖。（2）三變量卡諾圖。（3）四變量卡諾圖。仔細(xì)觀察可以發(fā)現(xiàn)，卡諾圖具有很強(qiáng)的相鄰性。首先是直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項(xiàng)在邏輯上一定是相鄰的。其次是對邊相鄰性，即與中心軸對

9、稱的左右兩邊和上下兩邊的小方格也具有相鄰性。從真值表到卡諾圖A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111從邏輯表達(dá)式到卡諾圖（1）如果邏輯表達(dá)式為最小項(xiàng)表達(dá)式，則只要將函數(shù)式中出現(xiàn)的最小項(xiàng)在卡諾圖對應(yīng)的小方格中填入1，沒出現(xiàn)的最小項(xiàng)則在卡諾圖對應(yīng)的小方格中填入0。（2）如果邏輯表達(dá)式不是最小項(xiàng)表達(dá)式，但是“與或表達(dá)式”，可將其先化成最小項(xiàng)表達(dá)式，再填入卡諾圖。也可直接填入，直接填入的具體方法是：分別找出每一個(gè)與項(xiàng)所包含的所有小方格，全部填入1。用卡諾圖合并最小項(xiàng)的原則用卡諾圖化簡邏輯函數(shù)，就是在卡諾圖中找相鄰的最小項(xiàng)，即畫圈。為了

10、保證將邏輯函數(shù)化到最簡，畫圈時(shí)必須遵循以下原則：（1）圈要盡可能大，這樣消去的變量就多。但每個(gè)圈內(nèi)只能含有2n（n = 0,1,2,3）個(gè)相鄰項(xiàng)。要特別注意對邊相鄰性和四角相鄰性。（2）圈的個(gè)數(shù)盡量少，這樣化簡后的邏輯函數(shù)的與項(xiàng)就少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項(xiàng)。（4）取值為1的方格可以被重復(fù)圈在不同的包圍圈中，但在新畫的包圍圈中至少要含有1個(gè)末被圈過的1方格，否則該包圍圈是多余的。用卡諾圖化簡邏輯函數(shù)的步驟（1）畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項(xiàng)，即根據(jù)前述原則畫圈。（3）寫出化簡后的表達(dá)式。每一個(gè)圈寫一個(gè)最簡與項(xiàng)，規(guī)則是，取值為l的變量用

11、原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項(xiàng)進(jìn)行邏輯加，即得最簡與或表達(dá)式。 卡諾圖化簡邏輯函數(shù)的另一種方法圈0法。如果一個(gè)邏輯函數(shù)用卡諾圖表示后，里面的0很少且相鄰性很強(qiáng)，這時(shí)用圈0法更簡便。但要注意，圈0后，應(yīng)寫出反函數(shù)，再取非，得原函數(shù)。課題三：組合邏輯電路一、組合邏輯電路基本知識組合邏輯電路是數(shù)字電路中最簡單的一類邏輯電路，其特點(diǎn)是功能上無記憶，結(jié)構(gòu)上無反饋。即電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合邏輯電路的分析方法當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組

12、合電路：只要有2票或3票同意，表決就通過。二、編碼器1、數(shù)制十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制。（1）十進(jìn)制數(shù)十進(jìn)制是人們最習(xí)慣采用的一種數(shù)制。十進(jìn)制數(shù)是用0、1、2、3、4、5、6、7、8、9等十個(gè)符號（稱為數(shù)碼）按一定規(guī)律排列起來表示的數(shù)。向高位數(shù)進(jìn)位的規(guī)則是“逢十進(jìn)一”，給低位借位的規(guī)則是“借一當(dāng)十”。把表示某一數(shù)位上單位有效數(shù)字所代表的實(shí)際數(shù)值稱為“位權(quán)”，簡稱“權(quán)”。十進(jìn)制數(shù)的權(quán)是以10為底的冪。（2）二進(jìn)制數(shù)二進(jìn)制是計(jì)算技術(shù)中廣泛采用的一種數(shù)制。二進(jìn)制數(shù)是用0、1兩個(gè)數(shù)碼來表示的數(shù)。它的基數(shù)為2，進(jìn)位規(guī)則是“逢二進(jìn)一”，借位規(guī)則是“借一當(dāng)二”。（3）十進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換二進(jìn)制數(shù)轉(zhuǎn)

13、換成十進(jìn)制數(shù)由二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)的基本做法是，把二進(jìn)制數(shù)首先寫成加權(quán)系數(shù)展開式，然后按十進(jìn)制加法規(guī)則求和。這種做法稱為“按權(quán)相加”法。十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)時(shí)，由于整數(shù)和小數(shù)的轉(zhuǎn)換方法不同，所以先將十進(jìn)制數(shù)的整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換后，再加以合并。十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制整數(shù)采用“除2取余，逆序排列”法。十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制小數(shù)采用“乘2取整，順序排列”法。BCD碼在一些數(shù)字系統(tǒng)中，如電子計(jì)算機(jī)和數(shù)字式儀器中，往往采用二進(jìn)制碼表示十進(jìn)制數(shù)。通常，把用一組四位二進(jìn)制碼來表示一位十進(jìn)制數(shù)的編碼方法稱作二十進(jìn)制碼，亦稱BCD碼（Binary Code Decimal）。4

14、位二進(jìn)制碼共有16種組合，可從中任取10種組合來表示09這10個(gè)數(shù)。根據(jù)不同的選取方法，可以編制出很多種BCD碼，如8421碼，5421碼，2421碼，5211碼和余3碼。其中的8421 BCD碼最為常用。由于每一組4位二進(jìn)制碼，只代表一位十進(jìn)制數(shù)，因而位十進(jìn)制數(shù)就得用n組4位二進(jìn)制碼表示。（4）八進(jìn)制數(shù)與十六進(jìn)制數(shù)二進(jìn)制數(shù)位數(shù)太多，書寫不便，因此，引入八進(jìn)制數(shù)作為二進(jìn)制數(shù)與十進(jìn)制數(shù)的中間過渡。八進(jìn)制數(shù)的數(shù)碼是0、1、2、3、4、5、6、7，權(quán)位為8n（n為整數(shù)）。八進(jìn)制數(shù)一般可記為（an-1an-2a2a1a0.a-m）8。任意給定一個(gè)八進(jìn)制數(shù)，按權(quán)展開并計(jì)算其值，就可將八進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制

15、數(shù)。（5）二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換3位二進(jìn)制數(shù)共有8個(gè)，它們對應(yīng)的十進(jìn)制數(shù)如表所示：二進(jìn)制數(shù)000001010011100101110111十進(jìn)制數(shù)01234567以上八個(gè)十進(jìn)制數(shù)恰好是八進(jìn)制中的八個(gè)數(shù)碼。因而上表也表示了二進(jìn)制數(shù)與八進(jìn)制數(shù)的對應(yīng)關(guān)系。根據(jù)這個(gè)關(guān)系，就可把八進(jìn)制數(shù)的每一位轉(zhuǎn)換成對應(yīng)的3位二進(jìn)制數(shù)，并保持原來的順序，這就實(shí)現(xiàn)了八進(jìn)制數(shù)到二進(jìn)制數(shù)的轉(zhuǎn)換。在將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)時(shí)，首先從二進(jìn)制數(shù)的小數(shù)點(diǎn)開始，分別向左、向右依次把3個(gè)相鄰的二進(jìn)制數(shù)合成一組，若首、末兩組不足3位，則分別在前、后添0補(bǔ)足。 然后把每組二進(jìn)制數(shù)按對應(yīng)關(guān)系換寫成八進(jìn)制數(shù)，從而實(shí)現(xiàn)二進(jìn)制數(shù)到八進(jìn)制數(shù)的轉(zhuǎn)

16、換。（6）十六進(jìn)制數(shù)十六進(jìn)制數(shù)碼是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F，權(quán)位為16n。十六進(jìn)制數(shù)一般可記為（an-1an-2a2a1a0.a-1a-m）16。2、編碼器編碼將字母、數(shù)字、符號等信息編成一組二進(jìn)制代碼。二進(jìn)制編碼器用n位二進(jìn)制代碼對2n個(gè)信號進(jìn)行編碼的電路稱為二進(jìn)制編碼器。3位二進(jìn)制編碼器有8個(gè)輸入端3個(gè)輸出端，所以常稱為8線3線編碼器，其功能真值表見表 ，輸入為高電平有效。表 編碼器真值表輸 入輸 出 I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 0

17、0 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 由真值表寫出各輸出的邏輯表達(dá)式為： 用門電路實(shí)現(xiàn)邏輯電路。圖 3位二進(jìn)制編碼器優(yōu)先編碼器優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上的編碼信號，編碼器給所有的輸入信號規(guī)定了優(yōu)先順序，當(dāng)多個(gè)輸入信號同時(shí)出現(xiàn)時(shí)，只對其中優(yōu)先級最高的一個(gè)進(jìn)行編碼。74148是一種常用的8線-3線優(yōu)先編碼器。其功能如表所示，其中I0I7為編碼輸入端，低電平有效。A0A2為編碼輸出端，也為低電平有效，即反

18、碼輸出。其他功能：（1）EI為使能輸入端，低電平有效。（2）優(yōu)先順序?yàn)镮7I0，即I7的優(yōu)先級最高，然后是I6、I5、I0。（3）GS為編碼器的工作標(biāo)志，低電平有效。（4）EO為使能輸出端，高電平有效。 74148優(yōu)先編碼器真值表輸 入輸 出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 × × × × × × × ×0 1 1 1 1 1 1 1 10 × × × × × × × 00 × 

19、5; × × × × 0 10 × × × × × 0 1 10 × × × × 0 1 1 10 × × × 0 1 1 1 10 × × 0 1 1 1 1 10 × 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0

20、1其邏輯圖如圖所示。 74148優(yōu)先編碼器的邏輯圖3、譯碼器譯碼器將輸入代碼轉(zhuǎn)換成特定的輸出信號。假設(shè)譯碼器有n個(gè)輸入信號和N個(gè)輸出信號，如果N=2n ，就稱為全譯碼器，常見的全譯碼器有2線4線譯碼器、3線8線譯碼器、4線16線譯碼器等。如果N2n ，稱為部分譯碼器，如二一十進(jìn)制譯碼器（也稱作4線10線譯碼器）等。下面以2線4線譯碼器為例說明譯碼器的工作原理和電路結(jié)構(gòu)。2線4線譯碼器的功能如表所示。 2線4線譯碼器功能表輸 入輸 出EI A BY0 Y1 Y2 Y31 × ×0 0 00 0 10 1 00 1 11 1 1 10 1 1 11 0 1 11 1 0 11

21、1 1 0由表可寫出各輸出函數(shù)表達(dá)式：用門電路實(shí)現(xiàn)2線4線譯碼器的邏輯電路如圖所示。 2線4線譯碼器邏輯圖4、數(shù)字顯示譯碼器在數(shù)字系統(tǒng)中，常常需要將數(shù)字、字母、符號等直觀地顯示出來，供人們讀取或監(jiān)視系統(tǒng)的工作情況。能夠顯示數(shù)字、字母或符號的器件稱為數(shù)字顯示器。在數(shù)字電路中，數(shù)字量都是以一定的代碼形式出現(xiàn)的，所以這些數(shù)字量要先經(jīng)過譯碼，才能送到數(shù)字顯示器去顯示。這種能把數(shù)字量翻譯成數(shù)字顯示器所能識別的信號的譯碼器稱為數(shù)字顯示譯碼器。常用的數(shù)字顯示器有多種類型。按顯示方式分，有字型重疊式、點(diǎn)陣式、分段式等。按發(fā)光物質(zhì)分，有半導(dǎo)體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放

22、電管顯示器等。目前應(yīng)用最廣泛的是由發(fā)光二極管構(gòu)成的七段數(shù)字顯示器。七段數(shù)字顯示器原理七段數(shù)字顯示器就是將七個(gè)發(fā)光二極管（加小數(shù)點(diǎn)為八個(gè)）按一定的方式排列起來，七段a、b、c、d、e、f、g（小數(shù)點(diǎn)DP）各對應(yīng)一個(gè)發(fā)光二極管，利用不同發(fā)光段的組合，顯示不同的阿拉伯?dāng)?shù)字。（1）七段數(shù)字顯示器及發(fā)光段組合圖（a）顯示器 （b）段組合圖按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極和共陽極兩種。半導(dǎo)體數(shù)字顯示器的內(nèi)部接法（a）共陽極接法 （b）共陰極接法顯示譯碼器真值表實(shí)驗(yàn)二：編碼器、譯碼器一、編碼器1、將10-4線（十進(jìn)制-BCD碼）編碼器74LS147插入試驗(yàn)系統(tǒng)IC空插座中，按下圖接線，其中輸入接

23、9位邏輯開關(guān)，輸出QD、QC、QB、QA接4只LED發(fā)光二極管。接通電源，按下表輸入各邏輯電平，觀察輸出結(jié)果并填入該表中。2、將8-3線優(yōu)先編碼器74LS148插入試驗(yàn)系統(tǒng)IC空插座中，按下圖接線，其中輸入接9 位邏輯開關(guān)，輸出QD、QC、QB、QA接4只LED發(fā)光二極管。接通電源，按下表輸入各邏輯電平，觀察輸出結(jié)果并填入該表中。二、譯碼器將二進(jìn)制2-4線譯碼器74LS139，及74LS138二進(jìn)制38線譯碼器分別插入試驗(yàn)系統(tǒng)IC空插座中。按下圖接線，輸入R、A、B信號，觀察LED輸出Y0、Y1、Y2、Y3、的狀態(tài)，并將結(jié)果填入下表中。按下圖接線，輸入G1、G2A、G2B、A、B、C信號，觀察

24、LED輸出Y0 Y7使能信號G1、G2A、G2B滿足下表?xiàng)l件時(shí)，譯碼器選通。并將結(jié)果填入下表中。課題三：觸發(fā)器一、 觸發(fā)器基本知識1、基本RS觸發(fā)器 （1）電路組成 解釋各端口：，是它的兩個(gè)輸入端； 非號表示低電平有效； Q，是它的兩個(gè)輸出端。由兩個(gè)與非門的輸入端與輸出端交叉耦合就組成一個(gè)基本RS觸發(fā)器（2）邏輯功能分析規(guī)定Q端的狀態(tài)為觸發(fā)器的狀態(tài)。Q端為1時(shí)，稱觸發(fā)器為1態(tài)。 與的狀態(tài)相反。Q端為0時(shí)，稱觸發(fā)器為0態(tài)。 根據(jù)，不同輸入組合，得出邏輯功能。=1，=1觸發(fā)器的記憶功能，保持原狀態(tài)不變。=0， =1觸發(fā)器被置為1態(tài)。故稱端為置1端。所以這種狀態(tài)觸發(fā)器被置為1態(tài)。=0， =

25、1觸發(fā)器被置為0態(tài)。故稱端為置0端或稱為復(fù)位端。=0， =0Q和的狀態(tài)不能確定，這種情況應(yīng)當(dāng)避免，否則會(huì)出現(xiàn)邏輯混亂或錯(cuò)誤。故這種狀態(tài)不確定。（3）真值表RS觸發(fā)器真值表輸入信號輸出狀態(tài)功能說明 Q0 0不定禁止0 11置11 00置01 1Q保持2、同步RS觸發(fā)器基本RS觸發(fā)器的觸發(fā)翻轉(zhuǎn)過程直接由輸入信號控制，而實(shí)際上，常常要求系統(tǒng)中的各觸發(fā)器在規(guī)定的時(shí)刻按各自輸入信號所決定的狀態(tài)同步觸發(fā)翻轉(zhuǎn)，這個(gè)時(shí)刻可由外加的時(shí)鐘脈沖CP來決定。工作原理當(dāng)CP=0時(shí)觸發(fā)器保持原來狀態(tài)不變。當(dāng)CP=1時(shí)若R=0 ，S=1；觸發(fā)器置1；若R=1 ，S=0；觸發(fā)器置0；若R=S=0；觸發(fā)器狀態(tài)保持不變；若R=S

26、=1；觸發(fā)器狀態(tài)不定；可見R端和S端都是高電平有效，所以R端和S端不能同時(shí)為1，其邏輯符號中的R端和S端也沒有小圓圈。RS觸發(fā)器的狀態(tài)方程為 3、JK觸發(fā)器 JK觸發(fā)器的狀態(tài)方程為 4、D觸發(fā)器D觸發(fā)器的狀態(tài)方程為 5、T觸發(fā)器T觸發(fā)器的狀態(tài)方程為 6、T觸發(fā)器T觸發(fā)器的邏輯功能：每來一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次。實(shí)驗(yàn)三：觸發(fā)器一、基本觸發(fā)器1、與非門組成的基本觸發(fā)器將74LS00與非門插入試驗(yàn)系統(tǒng)中，接上電源線和地線。按下圖接線，其中Q和分別接兩只發(fā)光二極管，S、R分別接邏輯開關(guān)K1和K2。按下表分別撥動(dòng)邏輯開關(guān)K1和K2，輸入S和R的狀態(tài)，觀察輸出Q和的狀態(tài)，并記錄。2、JK觸發(fā)器74LS112雙

27、JK觸發(fā)器的外管腳排列圖如下圖所示。將74LS112芯片插入試驗(yàn)箱IC空插座中，按下圖接線，其中1Rd、1Sd、1J、1K分別接四只邏輯開關(guān)K1、K2、K3、K4，1CP接單次脈沖，Q和分別發(fā)光接二極管，VCC和GND接電源。驗(yàn)證其邏輯功能。 3、D觸發(fā)器74LS74雙D觸發(fā)器的外管腳排列圖如下圖所示。將74LS74芯片插入試驗(yàn)箱IC空插座中，按下圖接線，其中1D、1Rd、1Sd分別接邏輯開關(guān)K1、K2和K3，1CP接單次脈沖，輸出1Q和1接發(fā)光二極管，VCC和GND接電源，驗(yàn)證D觸發(fā)器邏輯功能。 4、課題四：時(shí)序邏輯電路一、時(shí)序邏輯電路基本知識時(shí)序邏輯電路特點(diǎn)：在任意時(shí)刻，電路的輸出信號不僅

28、取決于當(dāng)時(shí)的輸入信號，而且與電路原來所處的狀態(tài)有關(guān)。二、計(jì)數(shù)器計(jì)數(shù)器是用來累計(jì)時(shí)鐘脈沖（CP脈沖）個(gè)數(shù)的時(shí)序邏輯部件。它是數(shù)字系統(tǒng)中用途最廣泛的基本部件之一，幾乎在各種數(shù)字系統(tǒng)中都有計(jì)數(shù)器。它不僅可以計(jì)數(shù)，還可以對CP脈沖分頻，以及構(gòu)成時(shí)間分配器或時(shí)序發(fā)生器，對數(shù)字系統(tǒng)進(jìn)行定時(shí)、程序控制操作。此外，還能用它執(zhí)行數(shù)字運(yùn)算。計(jì)數(shù)器分類（1）按CP脈沖輸入方式分類按CP脈沖輸入方式，計(jì)數(shù)器分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩種。同步計(jì)數(shù)器：計(jì)數(shù)脈沖引到所有觸發(fā)器的時(shí)鐘脈沖輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器在外接的CP脈沖作用下同時(shí)翻轉(zhuǎn)。異步計(jì)數(shù)器：計(jì)數(shù)脈沖并不引到所有觸發(fā)器的時(shí)鐘脈沖輸入端，有的觸發(fā)器的時(shí)鐘脈沖輸入端

29、是其它觸發(fā)器的輸出，因此，觸發(fā)器不是同時(shí)動(dòng)作。（2）按計(jì)數(shù)增減趨勢分類按計(jì)數(shù)增減趨勢，計(jì)數(shù)器分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器三種。加法計(jì)數(shù)器：計(jì)數(shù)器在CP脈沖作用下進(jìn)行累加計(jì)數(shù)（每來一個(gè)CP脈沖，計(jì)數(shù)器加1）。減法計(jì)數(shù)器：計(jì)數(shù)器在CP脈沖作用下進(jìn)行累減計(jì)數(shù)（每來一個(gè)CP脈沖，計(jì)數(shù)器減1）?？赡嬗?jì)數(shù)器：計(jì)數(shù)規(guī)律可按加法計(jì)數(shù)規(guī)律計(jì)數(shù)，也可按減法計(jì)數(shù)規(guī)律計(jì)數(shù)，由控制端決定。（3）按數(shù)制分類按數(shù)制分為二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器（一般為BCD碼十進(jìn)制計(jì)數(shù)器）兩類。（4）按計(jì)數(shù)器中使用的開關(guān)元件分類分為TTL計(jì)數(shù)器和CMOS計(jì)數(shù)器。三、異步二進(jìn)制計(jì)數(shù)器1、異步二進(jìn)制加法計(jì)數(shù)器（三位異步二進(jìn)制加法計(jì)數(shù)器）由于3個(gè)觸發(fā)器都接成了T觸發(fā)器，所以最低位觸發(fā)器F0每來一個(gè)時(shí)鐘脈沖的下降沿（即CP由1變0）時(shí)翻轉(zhuǎn)一次，而其他兩個(gè)觸發(fā)