標(biāo)準(zhǔn)CMOS工藝集成肖特基二極管設(shè)計(jì)與實(shí)現(xiàn)

1、標(biāo)準(zhǔn)cmos工藝集成肖特基二極管設(shè)計(jì)與實(shí)現(xiàn) 為了使串聯(lián)有效降低，特殊在肖特基版圖中采納交織的辦法。通過對(duì)實(shí)測(cè)所設(shè)計(jì)的肖特基，以所測(cè)得的c-v、i-v及s參數(shù)對(duì)肖特基二極管的勢(shì)壘、飽和及反向擊穿電壓繼續(xù)擰計(jì)算，最后給出能夠用于se的模型設(shè)計(jì)。0 引言隨著無線通信事業(yè)的進(jìn)展和移動(dòng)通訊技術(shù)的長(zhǎng)進(jìn)，射頻微波器件的性能與速度成為人們關(guān)注的重點(diǎn)，市場(chǎng)對(duì)其的需求也日益增多。目前，工藝是數(shù)字設(shè)計(jì)的主要工藝挑選，對(duì)于模擬與射頻集成來說，挑選的途徑有多種，例如si雙極工藝、gaas工藝、cmos工藝等，在設(shè)計(jì)中，性能、價(jià)格是主要的參考依據(jù)。除此以外，工藝的成熟度及集成度也是重要的考慮范疇。1.概述對(duì)于射頻集成電路

2、而言，產(chǎn)品的設(shè)計(jì)周期與上市時(shí)光的縮短都是依靠仿真精確預(yù)測(cè)電路性能的設(shè)計(jì)環(huán)境的功能。為了使設(shè)計(jì)環(huán)境體現(xiàn)出高效率，精確的器件模型與互聯(lián)模型是必需要具備的，在設(shè)計(jì)工具中十分重要，對(duì)于射頻與模擬技術(shù)，器件模型打算了仿真的精度。采納cmos工藝，在射頻集成電路上的應(yīng)用時(shí)光還補(bǔ)償，也使得在一些模型方面還不完美。對(duì)于射頻cmos集成電路而言，對(duì)其影響最大的是寄生參數(shù)，在低頻環(huán)境下，因?yàn)閷?duì)這些寄生參數(shù)的忽略，往往使電路的高頻性能受到影響。肖特基二極管具有自身獨(dú)特的優(yōu)勢(shì)，例如迅速開關(guān)速度和低正向壓降。因?yàn)檫@些優(yōu)異的高頻性能，他們有被廣泛應(yīng)用在開機(jī)檢測(cè)離子和微波網(wǎng)絡(luò)電路中。肖特基二極管通常制作的款式包括n型或p型

3、金屬材料，如砷gaas和sic.正向偏置的肖特基二極管的性能是由多數(shù)載流子器件，少數(shù)載流子主要是確定這些p型或n型二極管的屬性。為了充實(shí)高頻性能和集成電路的電源電壓減小到現(xiàn)代集成電路，集成的肖特基二極管是很重要的。但可以用于集成肖特基二極管的過程經(jīng)常是沒有現(xiàn)成的，不能和cmos電路單片集成。以往按照其設(shè)計(jì)，在標(biāo)準(zhǔn)cmos工藝基礎(chǔ)上創(chuàng)造出肖特基二極管。在本文中，主要針對(duì)集成肖特基二極管的設(shè)計(jì)及實(shí)現(xiàn)舉行描述，并且基于成本考慮，該標(biāo)準(zhǔn)cmos工藝基礎(chǔ)上肖特基二極管生產(chǎn)工藝不需要任何修改。所測(cè)量的結(jié)果也符合要求，在spice仿真模型中得到驗(yàn)證。2.cmos工藝技術(shù)近幾十年，由于cmos技術(shù)的進(jìn)展，也使

4、得在創(chuàng)造射頻集成電路時(shí)，采納cmos技術(shù)得以實(shí)現(xiàn)。但是，由于cmos創(chuàng)造工藝通常是以數(shù)字電路作為導(dǎo)向。面對(duì)數(shù)字電路設(shè)計(jì)的cmos首先由芯片代工廠研發(fā)出來，注意功率耗散與時(shí)速。在數(shù)字cmos工藝迅速進(jìn)展成熟以后，在其基礎(chǔ)上，通過修改制程與添加掩膜層實(shí)現(xiàn)信號(hào)的混合及模擬射頻cmos工藝。傳統(tǒng)cmos工藝包含bjts、s以及各種電阻，如蔓延電阻、多晶硅電阻及n阱電阻。但是，對(duì)于cmos工藝而言，還應(yīng)當(dāng)涵蓋各種高頻無源器件，例如變?nèi)荻O管、mim、高q值電桿及等。同樣，作為肖特基二極管來說，也是cmos工藝技術(shù)的重要環(huán)節(jié)。例如，需要額外高能離子注入形成深注入n阱降低程度耦合與噪聲系數(shù)。需要注重的是，盡

5、管射頻cmos工藝是基于數(shù)字cmos工藝而來，但其不僅僅是添加幾層掩膜來實(shí)現(xiàn)高頻無源器件，對(duì)于器件的性能而言，射頻工藝與數(shù)字工藝的優(yōu)化目標(biāo)是不同的，在舉行改進(jìn)的時(shí)候，也有可能與傳統(tǒng)的cmos工藝發(fā)生矛盾?！痉猪搶?dǎo)航】第1頁：cmos工藝技術(shù)第2頁：肖特基二極管的工作原理及設(shè)計(jì)和布局第3頁：所制作的二極管的測(cè)定結(jié)果3.肖特基二極管的工作原理之所以金屬半導(dǎo)體能夠形成對(duì)壘，主要緣由是因?yàn)椴煌墓瘮?shù)引起的。將金屬的功函數(shù)定義為技術(shù)費(fèi)米能級(jí)與真空能級(jí)間的能量差，表示一個(gè)起始能量與費(fèi)米能級(jí)相等的由金屬內(nèi)部移向真空中所需要的最小能量。該能量需要克服金屬晶格與被拉電子與其它電子間的作用，還有一個(gè)作用是用來克

6、服金屬表面存在的偶極矩。因此，功函數(shù)的大小在一定程度上可以表述電子在金屬中被束縛的強(qiáng)度。和金屬類似，半導(dǎo)體的功函數(shù)也被定義為費(fèi)米能級(jí)與真空能級(jí)間的能量差，由于半導(dǎo)體的費(fèi)米能級(jí)通常處于禁帶中，禁帶中普通沒有電子，因此該功函數(shù)的定義就可以看做是將電子帶導(dǎo)帶或者價(jià)帶移向真空能級(jí)需要的平均能量。對(duì)于半導(dǎo)體來說，還有一個(gè)很重要的參數(shù)，就是電子親和能，表示板代替導(dǎo)帶底的電子向外逸出所需要的最小能量。對(duì)于肖特基勢(shì)壘的形成而言，假設(shè)現(xiàn)有一塊n型半導(dǎo)體和一塊金屬，兩者具有相同的真空電子能級(jí)，假設(shè)半導(dǎo)體的功函數(shù)比金屬的功函數(shù)小，同時(shí)，假設(shè)半導(dǎo)體表面無表面態(tài)，那么其能帶到表面都是平直的。此時(shí)，兩者就形成一個(gè)統(tǒng)一的電

7、子系統(tǒng)，由于金屬的費(fèi)米能級(jí)比半導(dǎo)體的費(fèi)米能級(jí)低，因此半導(dǎo)體中的電子就會(huì)流向金屬，這樣金屬表面就會(huì)帶負(fù)點(diǎn)，半導(dǎo)體帶正電。所帶電荷在數(shù)值上是等同的，因此對(duì)于囫圇系統(tǒng)來說，還是保持電中性，從而提高了半導(dǎo)體的電勢(shì)，降低了金屬的電勢(shì)。假如電勢(shì)發(fā)生變幻，全部的電子能級(jí)及表面電子能級(jí)都會(huì)隨之變幻，使之趨于平衡狀態(tài)，半導(dǎo)體和金屬的費(fèi)米能級(jí)在同一水平上時(shí)，電子的凈流淌不會(huì)浮現(xiàn)。本來的費(fèi)米能級(jí)的差異被二者之間的電勢(shì)差舉行補(bǔ)償，半導(dǎo)體的費(fèi)米能級(jí)下降。4.肖特基二極管的設(shè)計(jì)和布局這種設(shè)計(jì)是基于標(biāo)準(zhǔn)cmos工藝下，通過mpw在0.35m工藝中得到實(shí)現(xiàn)的。當(dāng)金屬層挺直沉積到低摻雜n型或p型半導(dǎo)體區(qū)域，形成一個(gè)肖特基二極管

8、。當(dāng)這兩種材料彼此接觸，因?yàn)殡妱?shì)差的存在就會(huì)產(chǎn)生一個(gè)勢(shì)壘高度，電子必需克服的電流才干流入。低摻雜的半導(dǎo)體上的金屬的陽極和半導(dǎo)體動(dòng)脈插管，通過歐姆接觸在陰極上。在我們的設(shè)計(jì)中只用法n型肖特基二極管。跨節(jié)的al-si肖特基二極管1所示。在該設(shè)計(jì)中，沒有浮現(xiàn)p+有源區(qū)在n阱接觸下接觸材料是鋁面積(等于到dxd)。因此，金屬層將挺直銜接到低摻雜n阱區(qū)。其結(jié)果是形成了的al-si的肖特基二極管接觸。對(duì)于鑄造工藝中需要確定的參數(shù)，例如密度、功函數(shù)等，只能通過對(duì)該區(qū)域的肖特基二極管舉行控制得以實(shí)現(xiàn)，舉行二極管的i-v曲線或者其它參數(shù)的修改。按照標(biāo)準(zhǔn)cmos工藝基礎(chǔ)上的肖特基二極管的布局及設(shè)計(jì)。首先，為了降低

9、肖特基二極管的串聯(lián)電阻，肖特基和歐姆接觸電極之間的距離根據(jù)設(shè)計(jì)規(guī)章被設(shè)置為最小允許的距離。第二，采納肖特基二極管布局的辦法。交織式的布局為每一個(gè)串聯(lián)電阻提供了并聯(lián)銜接的途徑，這是肖特基接觸的優(yōu)勢(shì)所在?！痉猪搶?dǎo)航】第1頁：cmos工藝技術(shù)第2頁：肖特基二極管的工作原理及設(shè)計(jì)和布局第3頁：所制作的二極管的測(cè)定結(jié)果5.所制作的二極管的測(cè)定結(jié)果按照mpw,對(duì)肖特基二極管的不同部位通過三種交織辦法舉行標(biāo)準(zhǔn)cmos工藝下的0.35m創(chuàng)造，并對(duì)測(cè)得的結(jié)果舉行了研究。5.1 i-v的功能基于對(duì)串聯(lián)電阻的考慮，肖特基二極管的iv功能可表示為：其中a*是有效的理查森常數(shù)。所測(cè)量的i-v曲線2所示。(sbd1,sb

10、d2,sbd3分離為16,1.6,0.64m2)通過擬合公式(3)和所測(cè)得的結(jié)果，我們可以得到實(shí)現(xiàn)sbd的辦法，如表1的參數(shù)所示。從表1中可以觀看到，隨著互相交織的樹木的增多，串聯(lián)電阻的阻值顯然的降低。為實(shí)現(xiàn)sbd的測(cè)量，勢(shì)壘高度b的測(cè)量的統(tǒng)計(jì)結(jié)果3所示。在所測(cè)的90個(gè)樣本中，sbd1、sbd2、sbd3各30個(gè)樣本，從而求得實(shí)現(xiàn)sbd的勢(shì)壘高度為0.44ev左右。擊穿電壓是4.5v左右，在今后的工作中，在正常的sbd設(shè)計(jì)與生產(chǎn)中，擊穿電壓可以延伸一些辦法的用法，例如在自對(duì)準(zhǔn)庇護(hù)環(huán)境與sbd的創(chuàng)造過程中。5.2 c-v的功能下面給出了小信號(hào)肖特基二極管的結(jié)電容cj：其中，nd為摻雜濃度的n-阱

11、，n是費(fèi)米能級(jí)之間的電位差和導(dǎo)帶邊緣相等于(ec-ef)/q.圖4顯示了測(cè)得的反向偏壓為sbd的c-v曲線。5.3 s參數(shù)測(cè)量和sbd高頻建模為了測(cè)量高頻率的s參數(shù)設(shè)計(jì)的設(shè)備，每個(gè)sbd被放置了有三個(gè)探頭焊盤。中間信號(hào)墊的大小是85m×85m和頂部/底部的的地面尺寸是85m×135m的。用法gsg探頭和網(wǎng)絡(luò)分析儀，我們可以得到s參數(shù)設(shè)計(jì)的sbd.但是，s參數(shù)的挺直測(cè)量結(jié)果包括墊片、金屬線和籠罩的寄生電容。對(duì)于設(shè)計(jì)的設(shè)備而言，盡管寄生參數(shù)是十分小的，但這些寄生參數(shù)是肯定不能被忽略的，在計(jì)算的時(shí)候應(yīng)當(dāng)將gsg探頭挺直測(cè)量的s參數(shù)減去。在本文所討論的設(shè)計(jì)中，我們制作兩個(gè)虛擬的gs

12、g信號(hào)墊作為測(cè)試裝置，如果兩個(gè)信號(hào)墊一個(gè)是偽gsg信號(hào)墊，一個(gè)是sbd信號(hào)墊，且兩個(gè)信號(hào)墊同等大小。除此以外的虛擬信號(hào)墊都是開放的，這也就是我們所說的開放式信號(hào)墊。s參數(shù)由啞墊舉行測(cè)量。接著就可以得到信號(hào)墊和金屬線的寄生電阻和電容。將這些寄生參數(shù)減去，就能夠得到s參數(shù)的無寄生電阻和電容。將這種辦法稱之為去嵌入技術(shù)。用法測(cè)得的s參數(shù)可以抽象為高頻模擬spice模型。圖5顯示sbd仿真離子模型的實(shí)現(xiàn)。l1和l2顯示出的輸入和輸出串聯(lián)。ci和co表示陽極輸入輸出電容和陰極節(jié)點(diǎn)。c1具有互相交織的肖特基二極管的兩個(gè)端口之間的寄生電容。r1和r2為銜接s參數(shù)下nwll到地面下電阻的n-阱的模型。pn二極

13、管反映的寄生蟲n阱p-次二極管。在我們的設(shè)計(jì)中，可以用得到的pn二極管的參數(shù)通過標(biāo)準(zhǔn)cmos工藝0.35m的spice模型。6所示，為s參數(shù)sbd1測(cè)量和模擬。表2給出了仿真離子模型的參數(shù)，頻率sbd1從50mhz到40ghz,該模型可以匹配到30ghz的測(cè)量結(jié)果。6.結(jié)束語隨著無線通訊具有的靈便性和高機(jī)動(dòng)性的特點(diǎn)，其應(yīng)用越來越廣泛，也順應(yīng)了市場(chǎng)的需求。因?yàn)閏mos工藝在諸多的工藝中最為成熟、成本最低，卻功耗最小，因此得到廣泛的應(yīng)用，隨著技術(shù)的不斷成熟，cmos工藝基礎(chǔ)上的肖特基二極管設(shè)計(jì)及實(shí)現(xiàn)也成為現(xiàn)實(shí)。也是將來射頻集成電路進(jìn)展的必定趨勢(shì)。通過mpw在標(biāo)準(zhǔn)cmos工藝創(chuàng)造的肖特基勢(shì)壘二極管中的設(shè)計(jì)應(yīng)用，可知鋁硅