洗衣機控制器

1、第一章設計說明1. 1設計要求 設置2種工作方式：洗衣、甩干； 顯示倒計時時間：洗衣時間為 5分，甩干時間為15秒； 具有緊急情況手動停止功能。用2個撥碼開關設置工作方式：洗衣、甩干； 用3個動態(tài)數(shù)碼管顯示時間。1. 2設計思路通過三個減法計數(shù)器(十進制、六進制、五進制)同步連接以實現(xiàn)倒計時功能； 在啟動前使用兩個撥碼開關對計數(shù)器預置初值，以實現(xiàn)兩種功能(洗衣：五分鐘倒計 時，甩干：15秒鐘倒計時)，另外由一個撥碼開關控制計時器的啟動與暫停(洗衣機 的啟動與急停)；使用三個共陰極數(shù)碼管顯示時間，顯示方式為動態(tài)掃描法。1. 3模塊介紹(1) 減法計時器模塊(cnt1、cnt2、cnt3)cm t

2、 1cpENH3.0*FOCIlDN0oc圖1Module cnt1 (.CP(CLK),.ENA(X10),.F(F),. LDN(LDN),.Q(X5),.OC(X1);Module cnt2 (.F(F), .L DN(LDN),.CP(CLK),.ENA(X1),.Q(X6),.OC(X2);Module cnt3 (.F(F),. LDN(LDN),.CP(CLK),.ENA(X4),.Q(X7),.OC(X3);三個減法計數(shù)器模塊分別為十進制、六進制、五進制。CLK為時鐘信號輸入端；ENA為減法計數(shù)器使能端；F、LDN為預置數(shù)控制端，當LDN有效時進入預置數(shù)狀態(tài)，這時F為“1”則置

3、為十五秒，F(xiàn)為“ 0”則置為五分鐘；Q為計數(shù)值輸出端；OC 為借位端。(2) 數(shù)碼管動態(tài)掃描模塊圖2Module cnt4 (.CLK(CLK1),.Q1(X5),.Q2(X6),.Q3(X7),.Q(X8),.SEG(SEG2:0);CLK為高頻時鐘信號輸入端； Q1、Q2、Q3為顯示信號輸入端；Q為顯示信號輸出端；SEG為數(shù)碼管位選信號輸出端。(3) 七段顯示譯碼模塊Module dec7s (.A(X8),.Q(Q6:0);A譯碼信號輸入端，Q為共陰極數(shù)碼管段位信號輸出端。(4) RS觸發(fā)器模塊Module rs_ff (.Q(X9),.QN(X11),.SD(LDN),.RD(X12)

4、;SD、RD分別為置一與置零輸入端，Q為輸出端。(5 )頂層模塊CLK J.LDNQ圖3module top(Q,SEG,CLK,CLK1,FNC,F ,L DN);Q為數(shù)碼管段控信號輸出；SEG為數(shù)碼管位控信號輸出；CLK為計數(shù)器時鐘信號 輸入端；CLK1為動態(tài)掃描高頻時鐘信號輸入端；FNC為計數(shù)器啟動暫停控制信號輸入端；F、LDN為功能控制信號輸入端。第二章Verilog HDL設源程序2. 1 module top(Q,SEG,CLK,CLK1,FNC,F,LDN)(頂層模塊)module top(Q,SEG,CLK,CLK1,FNC,F ,L DN);in put CLK,CLK1,F

5、NC,F, LDN; output6:0 Q;output2:0 SEG;wire X4,X9,X10,X11,X1,X2,X3,X12; wire3:0 X5,X6,X7,X8;rs_ff u6(.Q(X9),.QN(X11),.SD(LDN),.RD(X12); assign X10=(X9&&F NC);assign X12=(X3 )&&X2&& X1);cnt1 u1(.CP(CLK),.ENA(X10),.F(F),.LDN(LDN),.Q(X5),.OC(X1);cnt2 u2(.F(F),. LDN(LDN),.CP(CLK),.

6、ENA(X1),.Q(X6),.OC(X2); assign X4=(X1 &&X2);cnt3 u3(.F(F),. LDN(LDN),.CP(CLK),.ENA(X4),.Q(X7),.OC(X3);cnt4 u4(.CLK(CLK1),.Q1(X5),.Q2(X6),.Q3(X7),.Q(X8),.SEG(SEG2:0); dec7s u5(.A(X8),.Q(Q6:0);en dmodule2. 2 module cnt1(CP,ENA,F,LDN,Q,OC)(十進制計數(shù)器 1)module cnt1(CP,ENA,F, LDN,Q,OC);in put CP,ENA,

7、 F, LDN;output OC; output3:0 Q; reg OC;reg3:0 Q_TEMP,Q; always(posedge CP) beginif(F&&LDN) Q_TEMP=4'b0101; else if(F)&&LDN) Q_TEMP=4'b1001; if(ENA)if(Q_TEMP>4'b0000) Q_TEMP=Q_TEMP-1; else Q_TEMP=4'b1001;else Q_TEMP=Q_TEMP; end always beginif(Q_TEMP=4'b0000&

8、&ENA) OC=1'b1; else OC=1'b0;Q=Q_TEMP;end六進制計數(shù)器 2)endmodule2. 3 module cnt2(F,LDN,CP,ENA,Q,OC);module cnt2(F,LDN,CP,ENA,Q,OC);input CP,F,LDN,ENA; output OC;output3:0 Q;reg OC;reg3:0 Q,Q_TEMP; always(posedge CP) beginif(F&&LDN) Q_TEMP=4'b0001; else if(F)&&LDN) Q_TEMP=4&

9、#39;b0101; if(ENA)if(Q_TEMP>4'b0000) Q_TEMP=Q_TEMP-1; else Q_TEMP=4'b0101;else Q_TEMP=Q_TEMP; end always beginif(Q_TEMP=4'b0000&&ENA) OC=1'b1;else OC=1'b0;Q=Q_TEMP;endendmodule2. 4 module cnt3(F,LDN,CP,ENA,Q,OC)module cnt3(F,LDN,CP,ENA,Q,OC);input CP,F,LDN,ENA;output O

10、C;output3:0 Q;reg OC;reg3:0 Q_TEMP,Q;always(posedge CP)beginif(F&&LDN) Q_TEMP=4'b0000;else if(F)&&LDN) Q_TEMP=4'b0100;if(ENA)if(Q_TEMP>4'b0000) Q_TEMP=Q_TEMP-1;else Q_TEMP=4'b0100;else Q_TEMP=Q_TEMP;endalwaysbeginif(Q_TEMP=4'b0000&&ENA) OC=1'b0;else

11、 OC=1'b1;Q=Q_TEMP;endendmodule2. 5 module cnt4(CLK,Q1,Q2,Q3,Q,SEG);module cnt4(CLK,Q1,Q2,Q3,Q,SEG);input CLK;input3:0 Q1,Q2,Q3;output3:0 Q;output2:0 SEG;reg3:0 Q;reg2:0 SEG;reg1:0 TMP;always(posedge CLK)begin五進制計數(shù)器 3)動態(tài)掃描模塊)if(TMP<2)TMP=TMP+1;else TMP=0; case(TMP) 0:begin SEG=3'b010; Q=Q1

12、;end 1:begin SEG=3'b001; Q=Q2;end 2:begin SEG=3'b000; Q=Q3;end endcase end endmodule2. 6 module rs_ff(Q,QN,SD,RD) ( RS觸發(fā)器模塊)module rs_ff(Q,QN,SD,RD); input SD,RD; output Q,QN;assign Q=(RD|QN);assign QN=(SD|Q);endmodule2. 7 module dec7s(A,Q) (共陰極顯示譯碼模塊)module dec7s(A,Q);input3:0 A;output6:0 Q

13、;reg6:0 Q; always(A) begin case(A) 0:Q='b0111111;1:Q='b0000110;2:Q='b1011011;3:Q='b1001111;4:Q='b1100110;5:Q='b1101101;6:Q='b1111101;7:Q='b0000111;8:Q='b1111111;9:Q='b1101111; endcase end endmodule第三章 波形仿真圖31 頂層模塊相關波形圖(1) 15 秒倒計時預置數(shù)(甩干功能選擇)M 3rn&E-LDhlE-FI

14、Ci-CLKSEG2. 寺 Q6. 0Value101H 0H3FbxrLFLrVxrLruLTU乙mCZXITnZYITOjn 1 x g3F咒6bK06哥(ED)能2 曲駕 3F 0,0 ns50.0ns100.0ns15D.0ns200.0ns250.0ns300.0ns35C.IIJiiI圖4(2) 5分鐘倒計時預置數(shù)(洗衣功能選擇)(3) 緊急停止功能1 ,7u91.75us1 Busi1.05l£1.9us1 ,95u52.Qus2.05 us2.1 usinLrLnLnLrLrLrLmrLrLnrLnrLnrLrLrLrLrLrLnLn；i _yjUJLL.yAjJAJ

15、L2J-2 * 1 莎(66 阿(囲叵廠血ULX6dT65圖6(4)緊急停止后重啟2.2US2.25UIS.JlUS2.J&U32. USIIii2.45US2.5 US2.bbUS$ii2.bUSILrLTLrurClXZXIXlIy 66 X&D ) BB6D X 66壯D X 66 XeD X GE 伽* 66SD )CGSpTfSDBB K(5)洗衣時間到計時停止90BSus90.9 us90.95us 9i.0ug9 11.OS us9i.1urB &1.15ue；91.2us 91.25ur691.3us 91.3lus両73F 何(3F 侮飛 3F3F圖8

16、3. 2動態(tài)掃描模塊波形圖Value:200.0ns400.Ons600.0nsBOO.0nsl.llus1 2us1.4iSQ33.3OH2* Q23.2OH 1Q13.1OHO-CLK1辰 SEG2 H2近# Q3.OHOName'V,.l'_.l圖93. 3減法計數(shù)器波形圖(1)借位信號輸出NameValue:l./us1上"1 yus2.UUS2.1 us2.2US2.JU52.4 us2.5uS2 busuiiiuiIijLDM001 GF011p OC0H42Iy(o:：9f3圖10(2)計時開始前預附初值忖罰蟲_WIue: I 1IX Ihs 200 O

17、ns 300 One 400.Qns 500.Ons GOQ Ons 700 Ons BOO Ons 900 0ns3 LDN0FD» ENA1V-CP0I廠p oc0司QH40 I(9<§)(7:L圖11第四章管腳鎖定及硬件連線10 端口擴展板接口硬件連接備注CLK75頻率組B （1hz）自鎖CLK183頻率組C (1024hz )自鎖F40撥碼開關sw2內(nèi)鎖FNC41撥碼開關sw3內(nèi)鎖LDN39撥碼開關sw1內(nèi)鎖Q085數(shù)碼管a段自鎖Q186數(shù)碼管b段自鎖Q287數(shù)碼管c段自鎖Q388數(shù)碼管d段自鎖Q489數(shù)碼管e段自鎖Q590數(shù)碼管f段自鎖Q692數(shù)碼管g段自鎖

18、SEG0173位選ssO自鎖SEG1174位選ss1自鎖表1第五章總結本次EDA課程設計學習了通過 MAX-PLUQ軟件，利用 verilog HDL硬件描述語言 對PLD芯片（EP1K30QC208-3進行編程，以實現(xiàn)簡單的數(shù)字系統(tǒng)。此項技術的核心：基于芯片的設計方法一一采用PLD（可編程邏輯器件），利用EDA開發(fā)工具，通過芯片設計來實現(xiàn)系統(tǒng)功能。這里提到的EDA軟件能幫助設計者自動完成幾乎所有的設計過程（化簡、生成電路原理圖、驗證電路正確性），再選擇合適的PLD芯片，可以在一片芯片中實現(xiàn)整個數(shù)字系統(tǒng)，在將PLD芯片安裝到電子設備上即完成設計。在verilog HDL 硬件描述語言，不但可以直接描述真值表，然后由軟件進行邏輯 抽象，而且可以通過行為描述的方法進行數(shù)字電路設計。設計者首先進行功能模塊設 計，在各功能模塊設