硬件設計規(guī)范

1、硬件 EMC 設計規(guī)范6硬件 EMC 設計規(guī)范引言：本規(guī)范只簡紹 EMC 的主要原則與結論，為硬件工程師們在開發(fā)設計中拋磚引 玉。電磁干擾的三要素是干擾源、干擾傳輸途徑、干擾接收器。EMC 就圍繞這些 問題進行研究。最基本的干擾抑制技術是屏蔽、濾波、接地。它們主要用來切斷 干擾的傳輸途徑。廣義的電磁兼容控制技術包括抑制干擾源的發(fā)射和提高干擾接 收器的敏感度，但已延伸到其他學科領域。本規(guī)范重點在單板的 EMC 設計上，附帶一些必須的 EMC 知識及法則。在印制 電路板設計階段對電磁兼容考慮將減少電路在樣機中發(fā)生電磁干擾。問題的種類 包括公共阻抗耦合、串擾、高頻載流導線產生的輻射和通過由互連布線和

2、印制線 形成的回路拾取噪聲等。在高速邏輯電路里，這類問題特別脆弱，原因很多： 1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發(fā)生比較頻繁；2、信號頻率較高，通過寄生電容耦合到步線較有效，串擾發(fā)生更容易；3、信號回路尺寸與時鐘頻率及其諧波的波長相比擬，輻射更加顯著。4、引起信號線路反射的阻抗不匹配問題。一、總體概念及考慮1、五一五規(guī)則，即時鐘頻率到 5MHz 或脈沖上升時間小于 5ns，則 PCB 板須 采用多層板。2、不同電源平面不能重疊。3、公共阻抗耦合問題。 模型：I1ZS1VS1VS2ZS2I2ZL2ZL1ZGVN1,2I1I2VN1I2ZG 為電源 I2 流經地平面阻抗 ZG 而

3、在 1 號電路感應的噪聲電壓。 由于地平面電流可能由多個源產生，感應噪聲可能高過模電的靈敏度或數(shù)電的抗擾度。解決辦法：模擬與數(shù)字電路應有各自的回路，最后單點接地；電源線與回線越寬越好；縮短印制線長度；電源分配系統(tǒng)去耦。 4、減小環(huán)路面積及兩環(huán)路的交鏈面積。5、一個重要思想是：PCB 上的 EMC 主要取決于直流電源線的 Z 0LLCC電源線分布電感與電容C，好的濾波，L0，減小發(fā)射及敏感。WDZ0 L/C377(d/w) (r/r)，如果 < 0.1極好。二、布局下面是電路板布局準則：模擬電路邏輯電路模擬接口電路邏輯接口電路連接器低頻中頻高頻連接器時鐘中繼/低速 邏輯電路低頻數(shù)字 I/O

4、存儲器摸數(shù)轉換器 數(shù)模轉換器低頻模擬 I/O帶狀電纜連接器1、 晶振盡可能靠近處理器2、 模擬電路與數(shù)字電路占不同的區(qū)域3、 高頻放在 PCB 板的邊緣，并逐層排列4、 用地填充空著的區(qū)域 三、布線1、電源線與回線盡可能靠近，最好的方法各走一面。2、為模擬電路提供一條零伏回線，信號線與回程線小與 5：1。3、針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。4、手工時鐘布線，遠離 I/O 電路，可考慮加專用信號回程線。5、關鍵線路如復位線等接近地回線。6、為使串擾減至最小，采用雙面字型布線。7、高速線避免走直角。8、強弱信號線分開。 四、屏蔽1 屏蔽 > 模型：入射反射發(fā)射屏蔽材

5、料 吸收區(qū)域屏蔽效能 SE(dB)反射損耗 R(dB)吸收損耗 A(dB) 高頻射頻屏蔽的關鍵是反射，吸收是低頻磁場屏蔽的關鍵機理。2、工作頻率低于 1MHz 時，噪聲一般由電場或磁場引起，(磁場引起時干擾， 一般在幾百赫茲以內)，1MHz 以上，考慮電磁干擾。單板上的屏蔽實體 包括變壓器、傳感器、放大器、DC/DC 模塊等。更大的涉及單板間、子 架、機架的屏蔽。3、靜電屏蔽不要求屏蔽體是封閉的，只要求高電導率材料和接地兩點。電 磁屏蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁屏蔽 要求高磁導率的材料做封閉的屏蔽體，為了讓渦流產生的磁通和干擾產 生的磁通相消達到吸收的目的，對材料有厚

6、度的要求。高頻情況下，三 者可以統(tǒng)一，即用高電導率材料(如銅)封閉并接地。4、對低頻，高電導率的材料吸收衰減少，對磁場屏蔽效果不好，需采用高 磁導率的材料(如鍍鋅鐵)。5、磁場屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。6、磁耦合感應的噪聲電壓 UNjwB.A.cosojwM.I1，(A 為電路 2 閉合環(huán)路 時面積；B 為磁通密度；M 為互感；I1 為干擾電路的電流。降低噪聲電壓， 有兩個途徑，對接收電路而言，B、A 和 COS0 必須減??；對干擾源而言， M和 I1 必須減小。雙絞線是個很好例子。它大大減小電路的環(huán)路面積， 并同時在絞合的另一根芯線上產生相反的電動勢。7、防止電磁泄露的

7、經驗公式：縫隙尺寸 < min/20。好的電纜屏蔽層覆視 率應為 70以上。五、接地1、300KHz 以下一般單點接地，以上多點接地，混合接地頻率范圍 50KHz10MHz。另一種分法是：< 0.05單點接地；< 0.05多點接地。2、好的接地方式：樹形接地電源地信號地多點接地。多級電路的接地選擇 告近低電平端并按信號由小到 大逐步移動的原則。單點接地3、信號電路屏蔽罩的接地。132接地點選在放大器等輸出端的地線上。4、對電纜屏蔽層，L < 0.15時，一般均在輸出端單點接地。L<0.15時， 則采用多點接地，一般屏蔽層按 0.05或 0.1間隔接地。混合接地時，

8、 一端屏蔽層接地，一端通過電容接地。5、 對于射頻電路接地，要求接地線盡量要短或者根本不用接線而實現(xiàn)接地。 最好的接地線是扁平銅編織帶。當?shù)鼐€長度是/4 波長的奇數(shù)倍時， 阻抗會很高，同時相當/4 天線，向外輻射干擾信號。6、單板內數(shù)字地、模擬地有多個，只允許提供一個共地點。7、接地還包括當用導線作電源回線、搭接等內容。六、濾波1、選擇 EMI 信號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻 電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通 濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L 型、 型。型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質量。一個

9、典型信號的頻譜：A 0.9A0.5A0.1At rT傅里葉變換20dB/decade40dB/decade1f1=。 f2=1tr2、選擇交直流電源濾波器抑制內外電源線上的傳導和輻射干擾，既防止 EMI 進入電網，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差 摸)干擾在頻率 < 1MHz 時占主導地位。CM 在 > 1MHz 時，占主導地位。3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及 寄生振蕩的抑制。4、盡可能對芯片的電源去耦(1-100nF)，對進入板極的直流電源及穩(wěn)壓器和 DC/DC 轉換器的輸出進行濾波(uF)。去耦環(huán)路Zp較大電源ZL芯片 分配環(huán)路CminIt/VmaxVmax 一般取 2的干擾電平。注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以采取