基于eda拔河游戲機(jī)設(shè)計(jì)

1、巢湖學(xué)院課程設(shè)計(jì)說明書設(shè)計(jì)名稱：EDA技術(shù)課程設(shè)計(jì)題 目： 電子拔河游戲電路設(shè)計(jì)姓 名：學(xué) 號(hào)： 班 級(jí)：指導(dǎo)教師：日 期：目 錄1.課程設(shè)計(jì)的任務(wù)和基本要求設(shè)計(jì)目的設(shè)計(jì)要求設(shè)計(jì)方案2.設(shè)計(jì)原理及總體框圖3程序設(shè)計(jì)整體電路圖塊模塊設(shè)計(jì) 模塊a 分頻器設(shè)計(jì) 模塊b 防抖設(shè)計(jì) 模塊c 計(jì)數(shù)模塊 模塊d 譯碼模塊4仿真及仿真結(jié)果分析5硬件調(diào)試與結(jié)果分析6 心得體會(huì)1.課程設(shè)計(jì)的任務(wù)和基本要求設(shè)計(jì)目的通過設(shè)計(jì)一個(gè)簡易拔河比賽游戲機(jī)(1) 熟練掌握EDA軟件QUARTUS II的使用方法；(2) 能利用EDA軟件QUARTUS II進(jìn)行一個(gè)電子技術(shù)綜合問題的設(shè)計(jì)；(3)掌握FPGA系統(tǒng)各種外圍接口的靈活

2、運(yùn)用,培養(yǎng)實(shí)驗(yàn)的仿真及下載技能。(4) 掌握按鍵分配、CLOCK調(diào)用、LED數(shù)碼管等外圍接口的Verilog HDL語言編程；（5）通過軟件編程和仿真理解并體會(huì)VHDL語言的常用編寫語言和語法規(guī) ；(6)培養(yǎng)分析、尋找和排除電子電路中常見故障的能力；設(shè)計(jì)要求1、使用9個(gè)發(fā)光二極管（9個(gè)二進(jìn)制輸出），同一時(shí)刻只有一個(gè)led亮。2、開機(jī)中間的led亮，此為拔河中心點(diǎn)。3、游戲雙方各持一按鈕（輸入），迅速地，不停的按下，產(chǎn)生脈沖，（輸入一個(gè)脈沖代替），誰按得快（脈沖頻率高），亮點(diǎn)就往誰的方向移動(dòng)，每按一次，亮點(diǎn)移動(dòng)一次。4、亮點(diǎn)移到任一方終端led時(shí)，這一方就獲勝，獲勝的一方led點(diǎn)亮（另加的不在9

3、個(gè)led之內(nèi)）此時(shí)雙方按鈕均無作用，輸出保持，只有復(fù)位后才使亮點(diǎn)恢復(fù)中間，同時(shí)雙方led熄滅，按鍵有效。設(shè)計(jì)方案 用9個(gè)發(fā)光二極管排列成一行，模擬拔河過程。游戲開始時(shí)只有中間的發(fā)光二極管點(diǎn)亮，作為拔河的中心線。用按鍵來模擬拔河隊(duì)員，按下鍵表示用力，根據(jù)甲乙雙方按鍵的快慢與多少，決定亮點(diǎn)移動(dòng)的方向。移到任一方終端二極管時(shí)，該方獲勝，該方記分牌自動(dòng)加分，然后開始下一局的比賽。比賽采用五局三勝制，甲乙雙方各自記分。當(dāng)記分牌清零后，重新開始下一場拔河比賽。設(shè)置“比賽開始”按鍵，實(shí)現(xiàn)一對(duì)一拔河：設(shè)置復(fù)位鍵，按下后比分清零，雙方重新開始比賽；2設(shè)計(jì)原理及總體框圖基本原理 電子拔河游戲機(jī)是一種能容納甲乙雙方

4、參賽游戲電路。由一排發(fā)光二極管表示拔河的“電子繩”。由甲乙雙方通過按紐開關(guān)使發(fā)光二極管向一方的終點(diǎn)延伸，當(dāng)延伸到某方的最后一個(gè)發(fā)光二極管時(shí)， 則該方獲勝，連續(xù)比賽多局以定勝負(fù)。本電路要求使用9個(gè)發(fā)光二極管，開機(jī)后只有中間一個(gè)發(fā)亮，此即拔河的中心點(diǎn)。游戲雙方各持一個(gè)按鈕，迅速地、不斷地按動(dòng)，產(chǎn)生脈沖，誰按得快，亮點(diǎn)就向誰的方向移動(dòng)，每按一次，亮點(diǎn)移動(dòng)一次。亮點(diǎn)移到任一方終端二極管時(shí)，這一方就獲勝，此時(shí)雙方按鈕均無作用，輸出保持，只有復(fù)位后才使亮點(diǎn)恢復(fù)到中心。最后用數(shù)碼管顯示獲勝者的盤數(shù)。由設(shè)計(jì)內(nèi)容可知，首先需要一個(gè)十進(jìn)制的計(jì)數(shù)器，用于對(duì)雙方按鈕的次數(shù)計(jì)數(shù)，并通過譯碼器顯示在數(shù)碼管上。設(shè)計(jì)要求用5

5、0MHz的頻率，而設(shè)計(jì)用到的是1K Hz的頻率，所以要設(shè)計(jì)一個(gè)程序進(jìn)行分頻。其次，顯視控制部分設(shè)計(jì)要求在發(fā)光二極管上顯示游戲狀態(tài)，雙方每按十次，亮點(diǎn)向先按十次移動(dòng)一次，對(duì)脈沖進(jìn)行計(jì)數(shù)，每十次移一位。需接入一個(gè)清零端 ，用于復(fù)位。再次，運(yùn)用VHDL程序語言進(jìn)行各個(gè)模塊的程序編寫，控制電路的正常運(yùn)行。最后，將以上程序組裝起來，就可得到所需要的拔河游戲機(jī)?？傮w框圖3程序設(shè)計(jì)1總體設(shè)計(jì)電路2模塊設(shè)計(jì)及相應(yīng)模塊程序1、 文件名：ZLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ZL IS P

6、ORT ( A,B,RST,CLK:IN STD_LOGIC; SG,LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0); BT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END ZL;-ARCHITECTURE ONE OF ZL IS COMPONENT CNT10 PORT ( CLK,RST,EN:STD_LOGIC; COUT:OUT STD_LOGIC; CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END COMPONENT; COMPONENT SCAN PORT ( CLK :IN STD_LO

7、GIC; A1, A2,A3,B1,B2,B3:IN STD_LOGIC_VECTOR(3 DOWNTO 0); SG:OUT STD_LOGIC_VECTOR(8 DOWNTO 0); BT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END COMPONENT; COMPONENT LMOV PORT ( KL ,KR:IN STD_LOGIC_VECTOR(3 DOWNTO 0) ; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0); EN : OUT STD_LOGIC; RST:IN STD_LOGIC );END COMPONENT

8、;SIGNAL E,F,CA1,CA2,CB1,CB2:STD_LOGIC;SIGNAL CQA1,CQA2,CQA3,CQB1,CQB2,CQB3:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINU1: CNT10 PORT MAP (EN=E,RST=RST,CLK=A,COUT=CA1,CQ=CQA1);U2: CNT10 PORT MAP (EN=E,RST=RST,CLK=CA1,COUT=CA2,CQ=CQA2);U3: CNT10 PORT MAP (EN=E,RST=RST,CLK=CA2,CQ=CQA3);U4: CNT10 PORT MAP (EN=E,

9、RST=RST,CLK=B,COUT=CB1,CQ=CQB1);U5: CNT10 PORT MAP (EN=E,RST=RST,CLK=CB1,COUT=CB2,CQ=CQB2);U6: CNT10 PORT MAP (EN=E,RST=RST,CLK=CB2,CQ=CQB3);U7: SCAN PORT MAP (A1=CQA1,A2=CQA2,A3=CQA3,B1=CQB1, B2=CQB2,B3=CQB3,CLK=CLK,SG=SG,BT=BT);U8:LMOV PORT MAP (EN=E,KL=CQA2,KR=CQB2,RST=RST,LED=LED);END ARCHITECTU

10、RE ONE;2、 文件名：scan (數(shù)碼管顯示模塊)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SCAN IS PORT (CLK :IN STD_LOGIC;A1,A2,A3,B1,B2,B3:IN STD_LOGIC_VECTOR(3 DOWNTO 0);SG:OUT STD_LOGIC_VECTOR(8 DOWNTO 0);BT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END;ARCHITECTURE ONE OF SCAN ISSIGN

11、AL CNT4:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL A :STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL CLK1:STD_LOGIC;BEGIN P1:PROCESS(CNT4)BEGINCASE CNT4 ISWHEN 000=BT=10000000;ABT=01000000;ABT=00100000;ABT=00000100;ABT=00000010;ABT=00000001;ABT=00000000;END CASE ;END PROCESS P1;P2:PROCESS (CLK)VARIABLE CT:INTEGER RAN

12、GE 0 TO 50000;BEGIN IF CLKEVENT AND CLK=1 THEN -1000HZ IF CT49999 THEN CT:=CT+1; CLK1=0; ELSE CT:=0; CLK1=1; END IF; END IF;END PROCESS P2;PROCESS(CLK1)BEGIN IF CLK1EVENT AND CLK1=1 THEN IF CNT45 THEN CNT4=CNT4+1; ELSE CNT4SGSGSGSGSGSGSGSGSGSGSGSGSGSGSGSGNULL; END CASE ; END PROCESS;END;3、 文件名：cnt10

13、（頻率計(jì)數(shù)模塊）LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 ISPORT( CLK,RST,EN:STD_LOGIC; COUT:OUT STD_LOGIC; CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END;ARCHITECTURE ONE OF CNT10 ISBEGIN PROCESS(CLK,RST,EN) VARIABLE CQI:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST=1 TH

14、EN CQI:=(OTHERS=0); ELSIF CLKEVENT AND CLK=1 THEN IF EN=1 THEN IF CQI0); END IF ; END IF; END IF; IF CQI=9 THEN COUT=0 ; ELSE COUT=1; END IF; CQ=CQI; END PROCESS;END;4、 文件名：imov （LED指示模塊）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY LMOV IS PORT ( KL ,KR:IN STD_LOGI

15、C_VECTOR(3 DOWNTO 0) ; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0); EN : OUT STD_LOGIC; RST:IN STD_LOGIC );END ;ARCHITECTURE ONE OF LMOV ISBEGIN PROCESS(RST,KL,KR) BEGIN IF RST=1 THEN LED=111101111;EN=1; ELSIF KL-KR=1 THEN LED=111011111;EN=1; ELSIF KL-KR=2 THEN LED=110111111;EN=1; ELSIF KL-KR=3 THEN LED=10

16、1111111;EN=1; ELSIF KL-KR=4 THEN LED=011111111;EN=0; ELSIF KR-KL=1 THEN LED=111110111;EN=1; ELSIF KR-KL=2 THEN LED=111111011;EN=1 ; ELSIF KR-KL=3 THEN LED=111111101;EN=1; ELSIF KL-KR=4 THEN LED=111111110;EN=0; ELSIF KR-KL=0 THEN LED=111101111;EN=1; ELSE NULL; END IF; END PROCESS;END;4 仿真及仿真結(jié)果分析 計(jì)數(shù)器仿真波形 LED顯示模塊仿真波形 系統(tǒng)仿真波形5硬件調(diào)試與結(jié)果分析 編程下載及配置，選擇