數(shù)字電子技術(shù)基礎(chǔ)—試題—填空

1、1.、 填空題：(每空 1 分(30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16邏輯函數(shù) L = A bCD + a+ b+ c +d =(1)_ o三態(tài)門輸出的三種狀態(tài)分別為:高電平、低電平和高阻態(tài)。主從型JK觸發(fā)器的特性方程嚴(yán)=Q嘰尿罷+府.共 10 分)5 .6 .1.為用4個(gè)觸發(fā)器可以存儲(chǔ) 4位二進(jìn)制數(shù)。存儲(chǔ)容量為4KX8位的RAM存儲(chǔ)器，其地址線為 12條、數(shù)據(jù)線為8條。八進(jìn)制數(shù)(34.2 ) 8的等值二進(jìn)制數(shù)為 (11100.01 ) 2 ;(_) 8421BCD o十進(jìn)制數(shù)98的8421BCD碼2 . TTL 與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入迪

2、電平。3 .圖15所示電路 中 的最簡(jiǎn)邏輯表達(dá)式為 AB。巧圖154.5.6.A一個(gè)JK觸發(fā)器有兩個(gè)穩(wěn)態(tài)，它可存儲(chǔ)一位二進(jìn)制數(shù)。 若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 常用邏輯門電路的真值表如表1所示，則F 1、F 2、FB多諧振蕩器電路。3分別屬于何種常用邏輯門。1 表1 1.(11011)；F 22 = (_27_)1;F 3分別為：同或，與非門，或門102.8421BCD碼的1000相當(dāng)于十進(jìn)制的數(shù)值 8。3 格雷碼特點(diǎn)是任意兩個(gè)相鄰的代碼中有_一_位二進(jìn)制數(shù)位不同。4邏輯函數(shù)的反演規(guī)則指出，對(duì)于任意一個(gè)函數(shù)F,如果將式中所有的原變量 互換， 反變量_互換，就得到 F的反

3、函數(shù) 二極管的單向?qū)щ娦允峭饧诱螂妷簳r(shí)導(dǎo)通 ,晶體三極管作開(kāi)關(guān)應(yīng)用時(shí)一般工作在輸出特性曲線的 TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和_.與或運(yùn)算_互換,5.6.7.8.于。外加反向電壓時(shí)飽和 區(qū)和_狀態(tài)。 上拉電阻 和電源 。截止 。截止 區(qū)。高阻集 電極開(kāi)路門的英文縮寫為 0C 門，工作時(shí)必須外加 一個(gè)2線4線譯碼器，其輸入端的數(shù)目與輸出端數(shù)目相比較，后者較 輸出n位代碼的二進(jìn)制編碼器，一般有 _2；個(gè)輸入信號(hào)端。(低位)進(jìn)位信號(hào) _三數(shù)相加的算術(shù)運(yùn)算邏輯電路。 當(dāng)前輸入狀態(tài) 有關(guān)，而且與 輸出的原始狀態(tài)9.10.11全加器是指能實(shí)現(xiàn)兩個(gè)加數(shù)和12.時(shí)序邏輯電路的輸出不僅與有關(guān)。1

4、3.與非門構(gòu)成的基本 RS鎖存器的特征方程是 S+ RQn ，約束條件是 RS=0 。14. 時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為異步時(shí)序電路。15. JK觸發(fā)器當(dāng) J=K=_1_時(shí)，觸發(fā)器 CS+1= :CfO16. 用555定時(shí)器構(gòu)成的多諧振蕩器，若充放電回路中有電阻、電容， 的脈沖周期 T_0. 7(R1+2R2)C_O17. A/D轉(zhuǎn)換需要經(jīng)過(guò)采樣、 保持、 量化和 編碼四個(gè)步驟。18. 根據(jù)D/A轉(zhuǎn)換器分辨率計(jì)算方法，4位D/A轉(zhuǎn)換器的分辨率為6.7% o19. DAC的轉(zhuǎn)換精度包括分辨率 和轉(zhuǎn)換誤差20. 為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率率f i

5、 max的關(guān)系是f s2fimaxo21 在A/D轉(zhuǎn)換時(shí)，將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量的過(guò)程稱 樣Of Sf imax同步時(shí)序電路和則該多諧振蕩器形成Ofs和輸入模擬信號(hào)的最高頻22. 在A/D轉(zhuǎn)換中，用二進(jìn)制碼表示指定離散電平的過(guò)程稱為_(kāi)23. CPLD的含義是復(fù)雜可編程邏輯器件O24. MAX+ PLUS n中用于仿真文件的編輯器是波形編輯器25. MAX+ PLUS n中采用圖形編輯器設(shè)計(jì)時(shí)的后綴名為 gdf26. 在 MAX+ PLUS路設(shè)計(jì)調(diào)用量化On集成環(huán)境下，為圖形文件產(chǎn)生一個(gè)元件符號(hào)的主要用途是被高層次電27.28.29.30.31.實(shí)體是VHDL語(yǔ)言的

6、標(biāo)準(zhǔn)庫(kù)，VHDL語(yǔ)言程序中，關(guān)鍵字實(shí)體的英文是VHDL語(yǔ)言程序中，關(guān)鍵字結(jié)構(gòu)體的英文是 VHDL語(yǔ)言程序保存時(shí)的文件名必須與VHDL語(yǔ)言中，STD庫(kù)定義設(shè)計(jì)的輸入輸出端口。包含了 VHDL語(yǔ)言中的標(biāo)準(zhǔn)包集合。en tityArchitecture實(shí)體名相同。32.F<=(A AND B)OR(NOT A AND NOT B)運(yùn)算的結(jié)果是AB + A B (同或)。VHDL語(yǔ)言中，邏輯操作符“ NXOR的功能是 代入定理33.1、邏輯代數(shù)的三種基本運(yùn)算規(guī)則代入定理、反演定理2、邏輯函數(shù)的描述方法有邏輯函數(shù)式、邏輯圖、波形圖 、卡諾圖、邏輯真值表3、將8kX4位的RAM擴(kuò)展為64kX8位的R

7、AM需用 16需用一片 3 線-8線譯碼器。4、 三態(tài)門電路的輸出有高電平 種狀態(tài)。5、 Y= ABC+AD+C的對(duì)偶式為 Y=(A+B+C (A+D) C o6、 一個(gè)10位地址碼、8位輸出的ROM其存儲(chǔ)容量為8K 或2137、 若用觸發(fā)器組成某十一進(jìn)制加法計(jì)數(shù)器，需要4 個(gè)無(wú)效狀態(tài)。8、欲將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)變?yōu)橥l率的矩形波，應(yīng)當(dāng)采用 電路。同或O對(duì)偶定理。等O片8kX4位的RAM同時(shí)還低電平 和咼阻 3O個(gè)觸發(fā)器，有5施密特觸發(fā)器9、圖2所示電路中，74161為同步4位二進(jìn)制加計(jì)數(shù)器,Rd為異步清零端，則該電路為 六進(jìn)制計(jì)數(shù)器。10、圖3所示電路中觸發(fā)器的次態(tài)方程圖2Qn+1為加3.

8、寫出下列公式：A + A = 1 ；朋+ AB = B ； A+AB = a+b ；A+B =a+b。4.5.6.7.&含用觸發(fā)器的數(shù)字電路屬于時(shí)序邏輯電路（組合邏輯電路、電路中，工作電壓為 5V的是TTL ;要特別注意防靜電的是要對(duì)256個(gè)存貯單元進(jìn)行編址，則所需的地址線是_8_條。輸出端一定連接上拉電阻的是OC 門；三態(tài)門的輸出狀態(tài)有態(tài)。施密特觸發(fā)器有 2個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有0下圖是由觸發(fā)器構(gòu)成的時(shí)序邏輯電路。試問(wèn)此電路的功能是是 同步 時(shí)序電路（填同步還是異步），當(dāng)R=1時(shí)，D=1，當(dāng)?shù)诙€(gè)CP脈沖到來(lái)后，QQQQ= 0100。時(shí)序邏輯電路）CMOS O。TTL、CMOS1

9、、 0 、高阻態(tài)三種狀個(gè)穩(wěn)定狀態(tài)。 移位寄存器 ，QQQQ= 0000，當(dāng) FD=0,1為2.O D 試寫出下列1D圖中各Q8的等值二進(jìn)制數(shù)為1Qi100.011D1D1D.八進(jìn)制數(shù)（34.2 ）（是什C么狀態(tài);十進(jìn)制數(shù)98的8421BCD碼為TTL門電FDYCP02門電路的輸出 中為宰0門電路）低電平）？FF(B)1RjFF（其中（A) (B)rA） Y2=3. 一個(gè)JK觸發(fā)器有 2 個(gè)穩(wěn)態(tài)，它可存儲(chǔ)4. 單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)定狀態(tài)和一個(gè)暫穩(wěn)狀態(tài)。_態(tài)、有兩個(gè)不同的觸發(fā)電平，具有回差特性。多諧振蕩器穩(wěn)態(tài)。以上三種電路均可由555 定時(shí)器外接少量阻容元件構(gòu)成。5常用邏輯門電路的真值表如右圖所示

10、，則 F1、F2、F 3分 別屬于何種常用邏輯門。 F1 同或 ，F(xiàn)2 與非門 ，F(xiàn)3 或非(C)3=1位二進(jìn)制數(shù)。施密特觸發(fā)器有兩個(gè)穩(wěn)定狀沒(méi)有穩(wěn)定狀態(tài)，只有兩個(gè)暫O6. OC門的輸出端可并聯(lián)使用，實(shí)現(xiàn)的輸出狀態(tài)有0、高阻三種狀態(tài)。7. 時(shí)序邏輯電路的輸出不僅和_ 一電路原來(lái)狀態(tài)_ 有關(guān)。2= 1647.625_10= 8421BCD1.01001011，反碼是。3. 假設(shè)Z為電路的輸出，Xi為電路的輸入，yi為電路的狀態(tài)，線與功能；三態(tài)門1 、輸入.有關(guān)，而且還與i=1,2r，Z描述的是組合邏輯電路;Zi=fi（x 1Xn），i=1,2 -是時(shí)序邏輯4.5.6.7.9.Z=f i(X1 Xn

11、,y 1 yn), -r, Z描述的電路。5位扭環(huán)形計(jì)數(shù)器的無(wú)效狀態(tài)為22O如用0V表示邏輯1, -10V表示邏輯0,這屬于 正 邏輯。 不會(huì)出現(xiàn)的變量取值所對(duì)應(yīng)的最小項(xiàng)叫約束項(xiàng)。對(duì)160個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要_8位二進(jìn)制數(shù)。邏輯函數(shù)F= A + BC的最小項(xiàng)之和表達(dá)式為 A ”B C + A ”B C + ABC + ABC o三態(tài)門除了輸出高電平和低電平之外，還有第三種輸出狀態(tài)，即10. RS觸發(fā)器的特性方程為 QnW =S+RqSR=0 。高阻態(tài)狀態(tài)。218，十六進(jìn)制為 DA2. D觸發(fā)器的特征方程為 Qn+ =D , JK觸發(fā)器的特征方程為Qn = JQ+Kq o3.在數(shù)字電

12、路中三極管工作在0和_1_ 狀態(tài)，所以數(shù)字電路只有兩個(gè) 狀態(tài)。4. A=（-59） 10, A 的原碼是 1111011，補(bǔ)碼是 1000101 o5. 使用與非門時(shí)多余的輸入端應(yīng)接高電平，或非門多余的輸入端應(yīng)接6 如果對(duì)72個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要7位二進(jìn)制代碼。低電平。7 .函數(shù)丫 = A+AB +A（C +D）,其反函數(shù)為 AA+B（A + CD）,對(duì)偶式為AA + B(A+CD)。&邏輯符號(hào)如圖一所示，當(dāng)輸入 A="0"，輸入B為方波時(shí)，則輸出 F應(yīng)為 方波。 9電路如圖二所示，則輸出F的表達(dá)式為 Y=ABC>1圖一Vaa10邏輯函數(shù)的表示方法1

13、1.欲構(gòu)成能記最大十進(jìn)制數(shù)為999的計(jì)數(shù)器，至少需要或三片4位二進(jìn)制加法計(jì)數(shù)器芯片。12時(shí)序邏輯電路中一定是含觸發(fā)器 。13五位扭環(huán)開(kāi)計(jì)數(shù)器的無(wú)效狀態(tài)有絲o14若一個(gè)邏輯函數(shù)由三個(gè)變量組成，則最小項(xiàng)共有1.真值表邏輯表達(dá)式邏輯圖2.3.4.有5.卡諾圖 。片十進(jìn)制加法計(jì)數(shù)器，（11010101）2=（-00101）2=（100101（14）10=（01000111）D5)16 =()原碼=(余3碼=(213111011)10)補(bǔ)碼000101008421BCD碼對(duì)于JK觸發(fā)器的兩個(gè)輸入端，當(dāng)輸入信號(hào)相反時(shí)構(gòu)成 時(shí)構(gòu)成 T 觸發(fā)器。組合邏輯電路的冒險(xiǎn)現(xiàn)象是由常見(jiàn)的脈沖產(chǎn)生電路有施密特觸發(fā)器觸發(fā)器

14、有 2個(gè)穩(wěn)態(tài)，D觸發(fā)器，當(dāng)輸入信號(hào)相同競(jìng)爭(zhēng) 引起，表現(xiàn)為 尖峰 脈沖。 多諧振蕩器 ，常見(jiàn)的脈沖整形電路存儲(chǔ)8位二進(jìn)制信息要丄個(gè)觸發(fā)器。輸入 和觸發(fā)器狀態(tài)有關(guān)，沒(méi)有輸入變量的時(shí)序電路6. 米利型時(shí)序電路輸出信號(hào)與又稱 穆?tīng)栃碗娐贰?. 如果某計(jì)數(shù)器中的觸發(fā)器不是同時(shí)翻轉(zhuǎn)，這種計(jì)數(shù)器稱為器中的n表示計(jì)數(shù)器的計(jì)數(shù)狀態(tài)個(gè)數(shù)，最大計(jì)數(shù)值是_n-11.邏輯函數(shù)有四種表示方法，它們分別是（真值表）異步計(jì)數(shù)器，n進(jìn)制計(jì)數(shù)O（圖一）（邏輯圖）（邏輯表達(dá)式）（卡諾圖）。2 .將2004個(gè)“1”異或起來(lái)得到的結(jié)果是（0)o3.由555定時(shí)器構(gòu)成的三種電路中，（施密特觸發(fā)器）（單穩(wěn)態(tài)觸發(fā)器）是脈沖的整形電路。4.

15、TTL器件輸入腳懸空相當(dāng)于輸入（高）電平。5基本邏輯運(yùn)算有：（與）、（或）和（非）運(yùn)算。6采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí),先比較（最高）位。7.觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、（同步型）、（主從型）和邊沿型;&如果要把一寬脈沖變換為窄脈沖應(yīng)采用（積分型單穩(wěn)態(tài)）觸發(fā)器（TTL）電路和（CMOS9 目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是電路。10施密特觸發(fā)器有（2）個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有（0）個(gè)穩(wěn)定狀態(tài)。11 數(shù)字系統(tǒng)按組成方式可分為功能擴(kuò)展電路、功能綜合電路兩種;12兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是（半） 加器。低位進(jìn)位相加的運(yùn)算電路，稱為全13不僅考慮兩

16、個(gè)本位（低位）相加，而且還考慮來(lái)自 加器。14.時(shí)序邏輯電路的輸出不僅和 該時(shí)刻輸入變量的取值 有關(guān),而且還與 該時(shí)刻電路所處的狀 態(tài)有天。15計(jì)數(shù)器按CP脈沖的輸入方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。16觸發(fā)器根據(jù)邏輯功能的不同，可分為RS觸發(fā)器、T觸發(fā)器、T，觸發(fā)器、JK觸發(fā)器、D觸發(fā)器等。17.根據(jù)不同需要，在集成計(jì)數(shù)器芯片的基礎(chǔ)上，通過(guò)采用反饋歸零法、預(yù)置數(shù)法、進(jìn)位輸 耐最小數(shù)曠等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。18. 4. 一個(gè)JK觸發(fā)器有2個(gè)穩(wěn)態(tài)，它可存儲(chǔ)1位二進(jìn)制數(shù)。19若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用多諧振蕩器電路 20.把JK觸發(fā)器改成T觸發(fā)器的方法是J=K=T。1 邏輯代數(shù)的三個(gè)重要規(guī)則是代入規(guī)則、 對(duì)偶規(guī)則、 反演規(guī)則。2