科斯塔斯環(huán)總結(jié)報(bào)告

1、 Costas 環(huán)研究總結(jié)報(bào)告1、 研究目的： 高速移動(dòng)通信系統(tǒng)中，收、發(fā)送機(jī)的相對(duì)運(yùn)動(dòng)使得接收信號(hào)不可避免地形成快衰落信道，從而引入較大的多普勒偏移和多普勒變化率，故此必須糾正或補(bǔ)償多普勒頻偏和多普勒變化率，以保證收發(fā)系統(tǒng)間的信號(hào)同步。由于較大的多普勒頻偏和多普勒變化率的存在，造成接收載波與給定載波在頻率和相位上均存在較大的差別，為正確解調(diào)需使用載波跟蹤機(jī)制來提取相干載波，costas環(huán)路是高效、可靠的跟蹤環(huán)路，在成熟系統(tǒng)中常用來來提取接收信號(hào)相干載波，以實(shí)現(xiàn)對(duì)接收信號(hào)進(jìn)行精確相干解調(diào)，確保收發(fā)系統(tǒng)信號(hào)間高可靠和高精度的同步。二、性能要求： 依系統(tǒng)指標(biāo)需求，要求該環(huán)路能夠狗在100 us（約

2、合200個(gè)復(fù)值信號(hào)點(diǎn)）之內(nèi)達(dá)到求解穩(wěn)定，輸出相干載波的實(shí)時(shí)頻偏估測值，并糾正頻偏，糾偏范圍依系統(tǒng)指標(biāo)需求應(yīng)達(dá)到1khz-30khz（載波2Mhz）；頻率抖動(dòng)范圍在頻偏的10%以內(nèi)（噪聲10db）；相位抖動(dòng)范圍在±5o（噪聲10db）。基于costas環(huán)路的高效性和可靠性以及較低的實(shí)現(xiàn)代價(jià)，本課題經(jīng)過仿真驗(yàn)證，選擇該環(huán)路作為該功能模塊的實(shí)現(xiàn)環(huán)路。三、costas環(huán)路基本原理概述： Costas環(huán)路在系統(tǒng)架構(gòu)中的接入示意圖如圖1所示： 圖1 costas環(huán)路系統(tǒng)架構(gòu)中的接入圖 Costas環(huán)路功能結(jié)構(gòu)圖如圖2所示： 圖2 costas環(huán)路功能結(jié)構(gòu)圖設(shè)輸入的下變頻后的2PSK信號(hào)（假設(shè)沒有

3、GAWN噪聲影響），其中m(t)是基帶調(diào)制信號(hào)cos(WCt)是調(diào)制載波，假定環(huán)路鎖定，且不考慮噪聲影響，則振蕩器輸出的兩路互為正交的本地載波分別為 (2) (3)為本地載波與輸入相干載波之間的相位差。由圖1所示輸入信號(hào)分別與鎖定后的本地載波即式(2)、(3)相乘得到 (4) (5)經(jīng)過低通濾波器濾除2倍分量得到 (6) (7)V5和V6相乘得到 (8)可以把上面部分看做是一個(gè)鑒相的過程，就是鑒相結(jié)果。環(huán)路濾波器的功能結(jié)構(gòu)圖如圖3所示： 圖3 環(huán)路濾波器則經(jīng)過環(huán)路濾波器得到 (10)環(huán)路濾波器輸出相角，控制VCO的相位和頻率，使一直變小直到接近于0，此時(shí)鎖相環(huán)進(jìn)入穩(wěn)定狀態(tài)，此時(shí)V1就是所需的相

4、干載波，而V5就是相干解調(diào)輸出。四、costas環(huán)路具體算法實(shí)現(xiàn) 圖4 QPSK信號(hào)相干載波提取與相干解調(diào)實(shí)現(xiàn) 下變頻后得到兩路信號(hào)（假設(shè)在理想狀態(tài)下點(diǎn)的偏轉(zhuǎn)只和頻偏有關(guān)忽略噪聲的影響） (9)為初相，等于頻偏和載波的比值。 VCO輸出信號(hào)可以表示為 (10)令(9)與(10)相乘 (11) (12) (13)鑒相： 1) 反正切函數(shù)法 （14）基于QPSK調(diào)制，QPSK調(diào)制所有的點(diǎn)都位于，若想正確解調(diào)信號(hào)，則解調(diào)后的所有點(diǎn)都應(yīng)位于旋轉(zhuǎn)的坐標(biāo)軸上。相角為 (15)2) 符號(hào)函數(shù)法 (16)3) 乘法器+低通濾波器法 令已調(diào)信號(hào) VCO輸出 (17)經(jīng)過低通濾波器濾除2倍分量得到 (18) 綜上

5、所述三種鑒相方法，(2)和(3)都用到(這公式只在很小時(shí)成立，所以(1)精確度最高，本研究采用反正切函數(shù)法。環(huán)路濾波器：環(huán)路濾波器對(duì)輸入信號(hào)的噪聲起抑制作用，并調(diào)節(jié)環(huán)路的矯正速度。常用的環(huán)路濾波器有無源比例積分濾波器，有源比例積分濾波器，理想比例積分濾波器。選擇理想比例積分濾波器進(jìn)行討論： 圖3 理想比例積分濾波器 (19)K1和K2是此環(huán)路濾波器的兩個(gè)系數(shù)， (20) 為環(huán)路增益，是鎖相環(huán)阻尼系數(shù)，為環(huán)路固有角頻率，是環(huán)路噪聲帶寬，是環(huán)路濾波器的采樣周期（即NCO相位調(diào)整時(shí)間間隔）。根據(jù)(20)式計(jì)算環(huán)路濾波器系數(shù)：1) 確定阻尼系數(shù)(工程取值一般為0.707)。2) 根據(jù)鎖相環(huán)的跟蹤精度要

6、求及跟蹤范圍要求確定其等效噪聲帶寬（通常取 為信息數(shù)據(jù)速率）。3) 由量化的階數(shù)及NCO輸出的量化幅度值計(jì)算環(huán)路增益。 VCO：用于根據(jù)給定的相角產(chǎn)生正弦和余弦三角函數(shù)。 根據(jù)接收信號(hào)得到相角，經(jīng)過環(huán)路濾波器后去控制VCO的輸出，使得相角逐漸變小，最終使相角減小到很小的數(shù)值，得到穩(wěn)定的可以估計(jì)出頻率偏移，re和im就是信號(hào)的相干解調(diào)后的實(shí)部和虛部。五、VHDL仿真實(shí)現(xiàn) 已下變頻調(diào)制后的QPSK信號(hào)I和Q兩路，載波2Mhz，噪聲10dB，設(shè)定環(huán)路濾波器系數(shù)C1=1/2，c2=1/27。 VHDL各模塊端口描述： 圖4 VHDL結(jié)構(gòu)圖頂層模塊 COMPONENT costas_PLL3 PORT(

7、 clk200m : IN std_logic; -200M時(shí)鐘用于高速計(jì)算 clk2m : IN std_logic; -2M時(shí)鐘 信號(hào)輸入時(shí)鐘 rst : IN std_logic; -復(fù)位信號(hào) 高有效 IM_in : IN std_logic_vector(15 downto 0); -輸入信號(hào)虛部 RE_in : IN std_logic_vector(15 downto 0); -輸入信號(hào)實(shí)部 chu_enable : IN std_logic; -chu序列有效標(biāo)志位 data_enable : IN std_logic; -有效數(shù)據(jù)有效標(biāo)志位 IM_out : OUT std_l

8、ogic_vector(15 downto 0);-虛部輸出 RE_out : OUT std_logic_vector(15 downto 0);-實(shí)部輸出 chu_v : OUT std_logic; -chu序列標(biāo)志位 data_v : OUT std_logic; -有效數(shù)據(jù)標(biāo)志位 clk_out : OUT std_logic; -輸出時(shí)鐘 ); END COMPONENT;復(fù)乘模塊Component complex port( clk:in std_logic; -輸入200M高速時(shí)鐘 ar:in std_logic_vector(15 downto 0);-輸入數(shù)據(jù)實(shí)部 ai:i

9、n std_logic_vector(15 downto 0);-輸入數(shù)據(jù)虛部 br:in std_logic_vector(15 downto 0);-相角余弦輸入 bi:in std_logic_vector(15 downto 0);-相角正弦輸入 pr:out std_logic_vector(31 downto 0);-輸出實(shí)部 pi:out std_logic_vector(31 downto 0);end component;-輸出虛部鑒相模塊component phase_out port(clk:in std_logic; -輸入200M高速時(shí)鐘 reset:in std_l

10、ogic; -復(fù)位信號(hào) enable:in std_logic; -鑒相使能標(biāo)志位 x_in:in std_logic_vector(15 downto 0);-輸入復(fù)乘器的實(shí)部結(jié)果 y_in:in std_logic_vector(15 downto 0);-輸入復(fù)乘器的虛部結(jié)果 phase_out:out std_logic_vector(15 downto 0);-相位角輸出（相位響應(yīng)輸出）end component;環(huán)路濾波器模塊component loop_filter port(clk:in std_logic; -200M高速工作時(shí)鐘 reset:in std_logic; -復(fù)

11、位信號(hào) count2:in std_logic_vector(15 downto 0); -計(jì)數(shù)器（循環(huán)計(jì)數(shù)周期100） phase_in:in std_logic_vector(15 downto 0);-輸入鑒相器輸出的相角角 freq_part1:out std_logic_vector(15 downto 0);-頻率響應(yīng)輸出 phase_out1:out std_logic_vector(15 downto 0);-輸出一個(gè)經(jīng)環(huán)路濾波器平滑后的相位角end component;VCO模塊component cordic -用cordic模塊作為VCOport(clk:in std_l

12、ogic; -200M高速時(shí)鐘 phase_in:in std_logic_vector(15 downto 0);-環(huán)路濾波器輸出的相位角 sin:out std_logic_vector(15 downto 0); -輸入的相角的正弦函數(shù)輸出cosine:out std_logic_vector(15 downto 0);-輸入的相位角的余弦函數(shù)輸出end component;仿真結(jié)果輸出入下圖：進(jìn)入鎖相環(huán)的信號(hào)星座圖如下圖： 圖5：進(jìn)入鎖相環(huán)的信號(hào)星座圖信號(hào)經(jīng)過鎖相環(huán)后其頻率響應(yīng)曲線如下圖 圖6：鎖相環(huán)頻率響應(yīng)曲線圖信號(hào)經(jīng)過鎖相環(huán)的相位響應(yīng)曲線如下圖： 圖7 鎖相環(huán)相位響應(yīng)曲線圖信號(hào)經(jīng)過鎖相環(huán)后的星座圖如下圖 圖8：信號(hào)經(jīng)過鎖相環(huán)后輸出的星座圖(此星座圖是鎖相環(huán)鎖定后估計(jì)出平均頻偏后逐點(diǎn)糾頻所得，由于初相角未知固此星座圖有個(gè)固定偏移)得出結(jié)論：在130點(diǎn)后鎖相環(huán)進(jìn)入鎖定狀態(tài)，估計(jì)出頻偏大概為6Khz，頻偏抖動(dòng)范圍是500hz，相位在范圍內(nèi)抖動(dòng)，星座聚攏在四個(gè)點(diǎn)上，鎖相環(huán)成功鎖定。鎖相環(huán)的鎖定頻偏的范圍可以通過改變程序中的環(huán)路濾波器系數(shù)來改變，本程序的鎖定范圍大概在800hz-30Khz。 鎖相環(huán)鎖定時(shí)間和其精度是負(fù)相關(guān)的，若要縮短鎖定時(shí)間必然要犧牲精度，反之亦然。6、 缺點(diǎn)與不足及解決方案：缺點(diǎn)與不足：鎖相環(huán)鎖定后輸