計算機組成原理試題

1、歷年考試真題一、選擇題1. 下列數(shù)中最小的數(shù)是（ B ）。最大的是（C）。A. （1010011）2B. （42）8C. （10101000）BCDD.（25）162. 下列數(shù)中最大的數(shù)是（D）A. （ 101001）2 B.（ 52）8C.（00111001）BCD D.（ 2C）163. 兩個補碼數(shù)相加，只有在最高位/符號位相同時會有可能產(chǎn)生溢出，在最高位/符號位不同時（一 定不會產(chǎn)生溢出）。4. 兩個補碼數(shù)相減，只有在符號位不同時會有可能產(chǎn)生溢出，在符號位相同時（一定不會產(chǎn)生溢出 ）5. 定點數(shù)補碼加法具有兩個特點：一是符號位（與數(shù)值位一起參與運算）;二是相加后最高位上的進位（要舍去）。

2、6. 定點運算器是用來進行定點運算。7. 為了便于檢查加減運算是否發(fā)生溢出，定點運算器采用雙符號位的數(shù)值表示，在寄存器和主存中是采用（單符號 位）的數(shù)值表示。&長度相同但格式不同的 2種浮點數(shù)，假設前者階 碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定均 相同，則它們可表示的數(shù)的范圍和精度為 （前者 可表示的數(shù)的范圍大但精度低，后者可表示的數(shù)的范圍小但精度高）。9 .在定點二進制運算器中，減法運算一般通過（補碼運算的二進制加法器）來實現(xiàn)。在定點二進制運算器中，加法運算一般通過（補碼運算的二進制加法器）來實現(xiàn)。10. 某機字長32位，采用定點 整數(shù)表示，符號位為1位，尾數(shù)為31位，則原碼表示

3、法可表示的最大正 整數(shù)為，最小負整數(shù)為。（ A ）A. + （231-1 ）, -（231-1）B. （231-1 ）, - （ 232-1 ）C. +（230-1） , -（230-1）D. +（231-1） , -（1-2-31）11. 某機字長32位，采用定點 小數(shù)表示，符號位為1位， 尾數(shù)為31位，則原碼表示法可表示的最大正小數(shù)為 ,最小負小數(shù)為。（ C ）A+（232 一 1），一 （1 231）B. + （231 一 1）, 一 （1 2 32）C. +（1 2 31），一 （1 2 31）D_+（231 1），一 （1-2-31）12. 在定點運算器中，無論采用雙符號位還是采用單

4、符號位，都必須要有溢出判斷電路，它一般用（ C ）來實現(xiàn)。A. 與非門B.或非門C.異或門D.與或非門13. 在定點運算器中，必須要有溢出判斷電路，它一般用（C） 來實現(xiàn)A. 與非門B.或非門C.異或門D.與或非門9.加法器采用并行進位的目的是（提高加法器的 速度 ）。14 .計算機硬件能直接識別和運行的只能是（機器語言 ） 程序。15 .匯編語言要經(jīng)過（匯編程序）的翻譯才能在計算機中執(zhí)行。16 .運算器的主要功能是進行（邏輯運算和算術運算）。17 .堆棧尋址的原則是（后進先出）。18 .組成組合邏輯控制器的主要部件有 （PC IR）19.運算器由ALU完成運算后，除了運算結果外，下面所列（D

5、）不是運算器給出的結果特征信息。A. 是否溢出B.有無進位C.結果是否為零D.時鐘信號20 .微程序控制器中，機器指令與微指令的關系是（每一條機器指令由一段用微指令編成的微程序來解釋執(zhí) 行 ）。21 .程序計數(shù)器 PC的位數(shù)取決于（存儲器的容量），指令寄存器IR的位數(shù)取決于（指令字長）。22 . RAM芯片串聯(lián)的目的是（增加存儲單元數(shù)量），并聯(lián)的目的是（增加存儲器字長）。23. 在獨立編址方式下，存儲單元和I/O設備是靠（不同的地址和指令代碼）來區(qū)分的。19.輸入輸出指令的功能是 （ 進行CPU和 I/O設備 之間的數(shù)據(jù)傳送）。24. 在獨立編址方式下，存儲單元和I/O設備是靠（不同的指令或不

6、同的控制信號）來區(qū)分的。25. 在統(tǒng)一編址方式下，存儲單元和I/O設備是靠指令中的 （ 不同的地址）來區(qū)分的。22. CPU!過指令訪問主存所用的程序地址叫做（ 邏輯地址）26 .相對尋址方式中，求有效地址使用（ D ）加上偏移量。A. 基址寄存器內(nèi)容B棧指示器內(nèi)容C. 變址寄存器內(nèi)容D. 程序計數(shù)器內(nèi)容27.變址尋址方式中，操作數(shù)的有效地址等于（C）。A. 基址寄存器內(nèi)容姐上形式地址B. 堆錢指豆武器內(nèi)容加上形式地址C. 變址寄存器內(nèi)容加上形式地址D. 程序計數(shù)器內(nèi)容加上形式地址28 .基址尋址方式中，操作數(shù)的有效地址等于（ A ）。A. 基址寄存器內(nèi)容加上形式地址B. 堆棧指示器內(nèi)容加上形

7、式地址C. 變址寄存器內(nèi)容加上形式地址D .程序計數(shù)器內(nèi)容加上形式地址29. 指令系統(tǒng)中采用不同尋址方式的目的是（D）A. 降低指令譯碼的難度B. 提高指令讀取的速度C. 實現(xiàn)程序控制D. 縮短指令字長，擴大尋址空間，提高編程靈活性30. 關于操作數(shù)的來源和去處，表述不正確的是（D）A. 第一個來源和去處是CPU內(nèi)部的通用寄存器B. 第二個來源和去處是外設中的寄存器C. 第三個來源和去處是內(nèi)存中的存儲單元D. 第四個來源和去處是外存儲器31. 寄存器間接尋址方式中，操作數(shù)在（C）中A. 通用寄存器B.堆棧C.主存單元D.外存儲器32 .在CPU與主存之間加入 Cache，能夠提高 CPU 訪問

8、存儲器的速率，一般情況下Cache的容量命中率 ,因此Cache容量。（ C ）A. 越大，越高，與主存越接近越好B. 越小，越高，與主存越差異大越好C. 越大，越高，只要幾十或幾百K就可達90%上D .越小，越高，只要幾K就可達90%上33. 在CPU與主存之間加入 Cache，能夠（解決CPU和主存 之間的速度匹配問題）34. CPU中的通用寄存器（可以存放數(shù)據(jù)和地址）35. 在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是（ B ）。A. 在總線控制器發(fā)出的控制信號控制下完成的B. 在DMA控制器本身發(fā)出的控制信號控制下完成的C. 由CPU執(zhí)行的程序完成的D .由CPU響應硬中斷處理完成的36

9、 .每一條指令執(zhí)行時通常有讀取指令、執(zhí)行指令、分柝指令等幾個步驟，他們的執(zhí)行順序應該是（B ）。A. 讀取指令、執(zhí)行指令、分析指令B. 讀取指令、分析指令、執(zhí)行指令C. 分析指令、執(zhí)行指令、讀取指令D .執(zhí)行指令、讀取指令、分析指令37 .若主存每個存儲單元為8位，則（C ）。A.其地址線也為 8位B .其地址線為16位C.其地址線與8無關D.其地址線與8有關38 .虛擬存儲器管理系統(tǒng)的基礎是程序的局部性原理，因 此虛存的目的是為了給每個用戶提供比主存容量 （ B）編程空間。A.小得多的邏輯B.大得多的邏輯C.小得多的物理D.大得多的物理31. CPU輸出數(shù)據(jù)的速度遠遠高于打印機的打印速度，為

10、解決這一矛盾，可采用（ C ）。A.并行技術B.通信技術C. 緩沖技術D.虛存技術39. 中斷允許觸發(fā)器用來（ D ）。A. 表示外設是否提出了中斷請求B. CPU是否響應了中斷請求C. CPU是否正在進行中斷處理D. 開放或關閉可屏蔽硬中斷40. 在控制器中，部件（指令寄存器IR）用于接收并保存從內(nèi)存讀出的指令內(nèi)容，在執(zhí)行本條指令的過程中提供本條指令的主要信息。41. 在控制器中，部件（程序計數(shù)器PC）用于存放下一條指令的地址。42. 微程序控制器中，機器指令與微指令的關系是（每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行）。43. 每一條指令執(zhí)行時通常有分析指令、讀取指令、執(zhí)行指令等幾

11、個步票，他們的執(zhí)行順序應該是（D ）。A.分析指令、讀取指令、執(zhí)行指令B. 分析指令、執(zhí)行指令、讀取指令C. 執(zhí)行指令、讀取指令、分析指令D. 讀取指令、分析指令、執(zhí)行指令44. 在中黯摞設置一個中慚屏蔽觸發(fā)器，CPU可以根據(jù)需要對其執(zhí)行置1'或清0'操作，便可實現(xiàn)對該中斷囂的（B ）管理。A.中斷嵌套B.中斷請求C.中斷響應D.中斷處理45. 組成一個運算器需要多個部件，但下面所列（ B ） 不是組成運算器的部件A.狀態(tài)寄存器B.數(shù)據(jù)總線C. ALUD.通用寄存器46 .關于操作數(shù)的來源和去處，表述不正確的是（ D）。A. 第一個來源和去處是CPU寄存器B. 第二個來源和去處

12、是外設中的寄存器C. 第三個來源和去處是內(nèi)存中的存貯器D. 第四個來源和去處是外存貯器47 .在控制器中，部件（ D）能提供指令在內(nèi)存中的地址，服務于讀取指令，并接收下條將被執(zhí)行的指令的地 址。A.指令指針I(yè)PB.地址寄存器 ARC. 指令寄存器IRD.程序計數(shù)器 PC48 .指令流水線需要處理好（A ）3個方面問題。A. 結構相關、數(shù)據(jù)相關、控制相關B. 結構相關、數(shù)據(jù)相關、邏輯相關C. 結構相關、邏輯相關、控制相關D .邏輯相關、數(shù)據(jù)相關、控制相關49 .若主存每個存儲單元存8位數(shù)據(jù)，則（ D ）。A.其地址線也為 8位B .其地址線為 16位C. 其地址線與 8有關D. 其地址線與 8無

13、關50 . CPU正在處理優(yōu)先級低的一個中斷的過程中又可以響應更高優(yōu)先級中斷的解決中斷優(yōu)先級別問題的辦法被稱為（ A ）。A.中斷嵌套B.中斷請求C.中斷響應D.中斷處理51. 存取周期是指存儲器進行一次完整的讀寫操作所需要 的全部時間。52. 采用虛擬存儲器的目的是為了給用戶提供比主存容量大得多的邏輯編程空間。53. 在中斷源設置一個中斷屏蔽觸發(fā)器，CPU可以根據(jù)需要對其執(zhí)行置“ 1”或“ 0”操作，便可實現(xiàn)對該中斷源的（ B） 管理。A.中斷嵌套B.中斷請求C.中斷響應D.中斷處理54. 硬連線控制器中，使用（節(jié)拍發(fā)生器）來區(qū)別指令不同 的執(zhí)行步驟。55. 某存儲器容量為 32K*16位，

14、則（C）A.地址線為32根，數(shù)據(jù)線為16根B.地址線為16根， 數(shù)據(jù)線為32根C.地址線為15根，數(shù)據(jù)線為16根D.地址線為16根， 數(shù)據(jù)線為15根56. 在數(shù)據(jù)傳送過程中，數(shù)據(jù)由串行變并行或由并行變串 行，這種轉換是由接口電路中的（移位寄存器）實現(xiàn)的57. 周期挪用方式常用于（直接存儲器訪問方式）的輸入輸 出中58. 當采用（B）輸入數(shù)據(jù)時，除非CPU等待否則無法傳送數(shù)據(jù)給計算機。A. 直接存儲器訪問方式B. 程序查詢方式C. 程序中斷方式D. I/O 通道方式二、判斷題（將判斷結果填在括弧內(nèi)，正確打“號，錯誤打x號。每小題3分，共15分）1. 海明校驗碼是對多個數(shù)據(jù)位使用多個校驗位的一 種

15、檢錯糾錯編碼方案，不僅可以發(fā)現(xiàn)是否出錯，還 能發(fā)現(xiàn)是哪一位出錯。 （ V ）2. 奇偶校驗可以校驗奇數(shù)個位的出錯，并能確定出錯的位置（x）3. 直接尋址是在指令字中直接給出操作數(shù)本身而不再是操作數(shù)地址。（ x ）4. 基地址尋址方式中，操作數(shù)的有效地址等于基址寄存器內(nèi)容加上形式地址（V）5. 計算機中的流水線是把一個重復的過程分解為若 干個子過程，每個子過程與其他子過程并行運行。（ V ）6. 計算機中的流水線是把若干個子過程合成為一個 過程，使每個子過程實現(xiàn)串行運行。（x ）7 . CPU訪問存儲器的時間是由存儲器的容量決定的， 存儲器容量越大，訪問存儲器所需的時間越長。（ x ）&

16、隨著CPU速度的不斷提升，程序查詢方式很少被 采用的原因是CPU與外設串行工作。（ V ）9. 指令系統(tǒng)中采用不同尋址方式的目的主要是縮短指令 長度，擴大尋址空間，提高編程靈活性。（V ）10 .在Cache的地址映射中，全相聯(lián)映射是指主存中的任意一字塊均可映射到Cache內(nèi)任意一字塊位置的一種映射方式。（ V ）11 . DMA空制器通過中斷向 CPU發(fā)DMA青求信號。（ V ）12. 長度相同但格式不同的2種浮點數(shù)，前者尾數(shù)長、階碼短，后者尾數(shù)短、階碼長，其他規(guī)定均相 同，則前者可表示的數(shù)的范圍大但精度低。（X ）13. 相對尋址方式中，操作數(shù)的有效地址等于程序計數(shù)器 內(nèi)容與偏移量之和。（

17、V ）14. 在多周期CPU系統(tǒng)中，不是所有指令使用相同的 執(zhí)行時間，而是指令需要幾個周期就為其分配幾 個周期。（V ）15. 組相聯(lián)映像可以轉化為直接映象或全相聯(lián)映象，所以說，它是直接映象租金相聯(lián)映象的普遍形式。（V ）16. 在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是通過為DMA專設的數(shù)據(jù)總錢傳輸?shù)?。（X ）17 .只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生 溢出。（ x ）18 .硬連線控制器中，每條指令不同的執(zhí)行步驟是通過控制信號形成部件的不同編碼狀態(tài)來區(qū)分的。（x）19 .引入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取 速度。（ x ）20 .按數(shù)據(jù)傳送方式的不同，計算機的外部接口可

18、分為串行接口和并行接口兩大類。（ V ）21. 在程序的執(zhí)行過程中，Cache與主存的地址映像是由操作系統(tǒng)來管理的（x）22. 定點小數(shù)表示中，只有補碼能表示-1 （V ）23. 兩補碼相加，采用 1位符號位，當最高位有進位時 表示結果產(chǎn)生溢出（x）24. 補碼加減法中，操作數(shù)用補碼表示，兩數(shù)相加減，符號位單獨處理，減法用加法代替（x）25. 微程序控制器中，每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行（V）26. 弓I入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取 速度（x）27. 中斷服務程序的最后一條指令是中斷返回指令（V ）三、簡答題（共 29分）1 .計算機指令中要用到的操作數(shù)一般

19、可以來自哪些部件？（8分）答：（1）CPU內(nèi)部的通用寄存器。此時應在指令字中給出用到的寄存器編號（寄存器名），通用寄存器的數(shù)量一般為幾 個、十幾個，故在指令字中須為其分配2、3、4、5或更多一點的位數(shù)來表示一個寄存器。（2）外圍設備（接口）中的一個寄存器。通常用設備編號、或設備人出端口地址、 或設備映像地址（與內(nèi)存儲器地址統(tǒng)一編址的一個設備地 址編號）來表示。（3）內(nèi)存儲器的一個存儲單元。此時應在指令字中給出該存儲單元的地址。2. 什么是指令周期？舉例說明一個指令周期往往要包含哪 幾個執(zhí)行步驟？ （7分）答：指令周期通常是指計算機執(zhí)行一條指令所用的時間。一個指令周期往往要包含幾個執(zhí)行步驟，例如

20、可能包括讀取指令、指令譯碼和讀寄存器組、ALU執(zhí)行運算、讀寫內(nèi)存或接口、數(shù)據(jù)寫回寄存器組這5個步囊。3. 一條指令要由哪兩部分組成？各部分的作用是什么？（8分）答：第一部分是指令的操作碼，它用于指明本條指令的運 算和操作功能，計算機需要為每條指令分配一個確定的操 作碼。第二部分是指令的操作數(shù)地址，它用于給出被操作 的信息（指令或數(shù)據(jù)）的地址，包括參加運算的一個或多 個操作數(shù)所在的地址，運算結果的保存地址，程序的轉移 地址、被調用的子程序的人口地址等。4. 按照操作數(shù)的個數(shù)不同，把指令分成哪幾種？ （ 7分）答：按照操作數(shù)的個數(shù)不同，指令分為下面四種：（1）無操作數(shù)指令；（2）單操作數(shù)指令；（3

21、）雙操作數(shù)指令,（4）多操作數(shù)指令。5. 什么是指令周期、機器周期和時鐘周期？三者有何關系？答：指令周期通常是指計算機執(zhí)行一條指令所用的時間。機器周期是指所有指令執(zhí)行過程中的一個基準時間，通常以存取周期作為機器時間，時鐘周期是機器主頻的倒數(shù)，也稱為節(jié)拍，它是控制計算機操作的最小單位時間。6. 硬連線控制器是使用什么子部件來區(qū)分和表示指令不同的執(zhí)行步驟的？它的基本工作原理是什么？答：在硬連線控制器中，由節(jié)拍發(fā)生器（timing）來區(qū)分指令不同的執(zhí)行步驟的。節(jié)拍發(fā)生器是由幾個觸發(fā)器電路實現(xiàn)的典型的時序邏輯電路，它為指令的每一個執(zhí)行步驟 提供一個節(jié)拍狀態(tài)信號，而節(jié)拍狀態(tài)的變換標明了一條指 令執(zhí)行步驟

22、的次序關系。7. 簡述控制器在整機中起到的作用和它的基本功能。（8分）答：控制器部件是計算機的五大功能部件之一，其作用是向整機中包括控制器部件在內(nèi)的每個部件提供協(xié)同運行所需要的控制信號。計算機的最本質的功能是連續(xù)執(zhí)行指令，而每一條指令往往又要分成幾個執(zhí)行步驟才得以完成。所以，控制器的基本功能是，依據(jù)當前正在執(zhí)行的指令和它當前所處的執(zhí)行步驟，形成并提供出在這一時刻整機各部件要用到的控制信號，并且決定下一步將進入哪個執(zhí)行步驟。8. 簡述徽程序控制器的基本工作原理。（7分）答：微程序控制路是用多條微指令"解釋執(zhí)行"每一條指令的功能，硬件組成中的核心線路是一個被稱為控制存儲器的部件

23、（用ROM芯片實現(xiàn)），用于保存由微指令 （指令一 個執(zhí)行步驟用到的控制信號的集合）組成的徽程序。在程序執(zhí)行過程中，將按照指令及其執(zhí)行步驟，依次從控制存儲器中讀出一條微指令，用敬指令中的微命令字段控制各 執(zhí)行部件的運行功能，并用下地址字段形成下一條微指令的地址，使得微程序可以連續(xù)運行。9. 微程序控制器通常運用于什么場合？為什么？（ 7分）答：微程序控制器通常在性能要求不是特別高的系列計算 機系統(tǒng)得到普遍應用，相對硬連線控制器其運行速度較慢，難以使用在性能要求特別高的計算機系統(tǒng)中10. 計算機的存儲器系統(tǒng)設計是如何實現(xiàn)“容量大"、“速度快"和“成本低"的要求的 ？（

24、 7分）答：將存儲器系統(tǒng)設計成由高速緩沖存儲器、主存儲器和輔助存儲器組成的多級結構。其中高速緩沖存儲器的存 取速度與CPU速度處于同一個數(shù)量級，但其具有價格高、 功耗大、集成度低的特點，所以不適合用作大容量的存儲 器；主存儲器的存取速度略低，價格略高，具有集成度高、 功耗低的特點，用來存儲經(jīng)常使用的數(shù)據(jù)或程序；輔助存 儲器是存取速度相對較慢但存儲容量較大的存儲器，用來 存儲不太常用的大部分程序和數(shù)據(jù)。11. 多級結構的存儲器是由哪3級存儲器組成的？每一級存儲器使用什么類型的存儲介質？ （7分）答：多級結構的存儲器是由高速緩存、主存儲器和輔助存 儲器（或虛擬存儲器）組成的。高速緩沖存儲器使用靜態(tài)

25、 存儲器芯片實現(xiàn)，主存儲器通常使用動態(tài)存儲器芯片實現(xiàn)， 而輔助存儲器（或虛擬存儲器）通常則使用快速磁盤設備 上的一片存儲區(qū)。前兩者是半導體電路器件，以數(shù)字邏輯 電路方式進行讀寫，后者則是在磁性介質層中通過電磁轉 換過程完成信息讀寫。12. 靜態(tài)存儲器和動態(tài)存儲器器件的特性有那些主要區(qū)別？各自主要應用在什么地方？ （7分）答：由于動態(tài)存儲器集成度高，生產(chǎn)成本低，被廣泛地用 于實現(xiàn)要求更大容量的主存儲器。靜態(tài)存儲器讀寫速度快， 生產(chǎn)成本高，通常多用其實現(xiàn)容量可以較小的高速緩沖存 儲器。13. 在計算機中采用多級結構的存儲器系統(tǒng)，是建立在程序的什么原理之上的？這一原理 主資體現(xiàn)在哪些方面 ？ （8

26、分）答：多級結構的存俺器系統(tǒng)的運行原理是建立在程序運行 的局部性原理之上的。它主要體現(xiàn)在如下3個方面:（1）時間方面，在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù) 很可能再次被訪問（2）空間方面，這些最近被訪問過的程序和數(shù)據(jù)，往往集中在一小片存儲區(qū)域中（3）在指令執(zhí)行服序方面，指令的順序執(zhí)行比轉移執(zhí)行的可能性要大。14. 名詞解釋：存取周期、存取容量 答：存取周期是存儲器進行兩次連續(xù)、獨立的操作（讀或 寫）之間的最小間隔時間。存取容量是存儲器存放二進制代碼的總數(shù)量，通常用存儲器所能記憶的全部字數(shù)和字長的乘積來表示。15. 什么是總線周期？ （7分）答：總線周期，通常指的是通過總線完成一次內(nèi)存讀寫操

27、 作或完成一次輸入/輸出設備的讀寫操作所必需的時間。依據(jù)具體的操作性質，可以把一個總線周期分為內(nèi)存讀周 期，內(nèi)存寫周期，I/O讀周期，I/O寫周期4種類型。16. 什么是總線仲裁？ （7分）答：數(shù)據(jù)傳輸總耍在計算機的兩個部件之間進行，必須由 總線主設備首先啟動這次傳輸過程，即申請總線使用權并 發(fā)出命令控制總線運行，而總線從設備則只能響應由主設 備發(fā)出的命令并執(zhí)行讀寫操作。當有多個總線主設備同時 發(fā)出總線使用權的請求時，為了確保在任何時刻只有一個 總線主設備使用總線傳輸數(shù)據(jù)，需要決定由其中某個設備 獲得總線使用權，這就是進行總線仲裁。與中斷請求相似， 這些主設備使用總線的優(yōu)先級高低是不同的，總線

28、仲裁器 一定是把總線使用權優(yōu)先分配給優(yōu)先級高的主設備使用。17. 什么是數(shù)據(jù)傳送控制中的異步通信方式？ （7分）答：交換數(shù)據(jù)的過程中，通信設備的雙方都需要對時間上 的配合關系進行控制，這就是數(shù)據(jù)傳送控制，或稱為總結通信控制，通常又稱為同步問題。數(shù)據(jù)傳送時雙方使用 各自的時鐘信號的通信方式稱為異步通信方式。異步通信 的雙方采用”應答方式"（又稱握手方式）解決數(shù)據(jù)傳輸過程 中的時間配合關系，而不是使用同一個時鐘信號進行同步。為此，CPU必須再提供一個時鐘信號，通知接收設備接受已發(fā)送過去的數(shù)據(jù)。接收設備還將用這一時鐘信號作為自己接收數(shù)據(jù)時的選通信號。18. 什么是數(shù)據(jù)傳送控制中的同步通信方

29、式？ （7分）答：交換數(shù)據(jù)的過程中，通信設備的雙方都需要對時間上 的配合關系進行控制，這就是數(shù)據(jù)傳送控制，或稱為總線 通信控制，通常又稱為同步問題。數(shù)據(jù)在總線上傳送時雙方使用同一個時鐘信號進行同步 的通信方式稱為同步通信方式。這個共用的時鐘信號通常 由CPU的總線控制邏輯提供，這里稱它為總線時鐘。一個或幾個總線時鐘周期構成一個總線周期，每個周期完成 一次數(shù)據(jù)傳輸，總線周期的長短，還需要與被讀寫部件的 存取時間相配合。由于通信雙方使用同一時鐘信號，完成 對地址、控制和數(shù)據(jù)信號的送出與接收，所以有比較高的 數(shù)據(jù)傳輸率19. 同步通信與異步通信的主要區(qū)別是什么？說明通信雙 方如何聯(lián)絡？答：同步通信與

30、異步通信的主要區(qū)別是前者有公共時鐘， 總線上的所有設備按統(tǒng)一的時序、統(tǒng)一的傳輸周期進行信 息傳輸，通信雙方按事先約好的時序聯(lián)絡。后者沒有公共 時鐘，沒有固定的傳輸周期，采用應答方式通信。四、計算題（每小題10分，共20分）1 .把正確的答案或選擇寫進括號內(nèi)（二進制需要小數(shù)點后 保留8位）。(0.625)10=(0.011000100101)BCD=(0.101)2=(0.A)16(lAA)16=(000110101010)2=(426)102. 已知定點小數(shù)的真值X -0.1001 , Y-O. 0101，分別計算：(1) X原=(1.1001)X補=(1.0111)-X補=(0.1001)(

31、2) Y原=(0.0101)Y補=(0.0101)-Y補=(1.1011)(3) X+Y補=(1.1100)Y-X補=(0.1110)3. 把正確的答案或選擇寫進括號內(nèi) (二進制需要小 數(shù)點后保留8位)。(0.71)10=(0.01110001)BCD=(0.10110101)2=(0.B5)16(1AB)16(000110101011)2=(427)104.已知定點小數(shù)的真值0.1101 , Y=0.0001 ,分別計算(1)X原=(1.1101)X補=(1.0011)-X補=(0.1101)(2)Y原=(0.0001)Y補=(0 . 0001)-Y補=(1.1111)(3)X+Y補=(1.

32、0100)Y- X補=(0.1110)5. 將十進制數(shù)一 0.276和47化成二進制數(shù)，再寫出各自的原碼、反碼、補碼表示(符號位和數(shù)值位共8位)。(-0.276)10(-0.0100011)2(47)10(0101111)2 原碼 1.0100011反碼補碼1.10111001 .10111011011111011111011116.寫出 X= 10111101 , Y-00101011的原碼和補碼表示，并用補碼計算兩個數(shù)的差。X原=010111101Y原=100101011X補=01011101Y補=111010101X-Y補=0 11101000的原碼、反碼、補碼表示(符號位和數(shù)值位共8位

33、)。(-0.288)10=(-0.0100100)2(49)10=(0110001)2原碼1.0100100 00110001反碼1.1011011 00110001補碼1.1011100 00110001&已知X=0.1101 , Y=-0.0111 ,求X原、Y原、X補Y補、X+Y補。X原=0.1101Y原=1.0111X補=0.1101Y補=1.1001X+Y補=0.01107.將十進制數(shù)-0.288和49化成二進制數(shù)，再寫出各自形成性考核練習冊練習題一、計算題1. 將十六進制數(shù)據(jù)14.4CH表示成二進制數(shù)，然后表示成八進制數(shù)和十進制數(shù)。14.4CH=(10100.0100110

34、0)2=(14.23)8=(20.21875)102. 對下列十進制數(shù)表示成8位(含一位符號位)二進制數(shù) 原碼和補碼編碼。(1) 17;X 原=00010001 , X補=00010001(2) -17 ;X原=10010001 , X補=111011113. 已知下列各x原，分別求它們的x反和x補。(1) x原=0.10100 ; x反=010100 , x補=010100(2) x原=1.00111 ; x反=111000 , x補=111001(3) x原=010100 ; x反=010100 , x補=010100(4) x原=110100 ; x反=101011 , x補=10110

35、04. 寫出X= 10111101 , Y= 00101011的雙符號位原碼、反碼、補碼表示，并用雙符號補碼計算兩個數(shù)的差。X原=00 10111101, X 反=00 10111101, X 補=00 10111101Y原=11 00101011, Y 反=11 11010100, Y 補=11 11010101X補+Y補=00 100100105. 將十進制數(shù)(0.71 ) 10變成BCD碼、二進制數(shù)和16進制數(shù)，將(1AB) 16變換成二進制數(shù)和十進制數(shù)。二進制小 數(shù)點后保留8位。答案：(0.71 ) 10=( 0.01110001 ) BCD=( 0.10110101 ) 2 =(0.

36、B5 ) 16(1AB) 16 =( 000110101011 ) 2 =( 427) 106. 已知X= 0.1101 , Y= 0.0001 ,分別計算 X和Y的原碼、 補碼、一X和一Y的補碼、X+ Y的補碼、Y X的補碼。答案：X原=(1.1101 )、X補=(1.0011 )、 X補=(0.1101 )Y原=(0.0001 )、Y補=(0.0001 )、 Y補=(1.1111 )X +Y補=(1.0100 )Y X補=(0.1110 )7. 寫出X= 10111101 , Y= 00101011的雙符號位原碼、反碼、補碼表示，并用雙符號補碼計算兩個數(shù)的差。答案：原碼反碼補碼X= 101

37、1110100 1011110100 1011110100 10111101Y= 0010101111 0010101111 110101001111010101X Y=00 1110100000 1110100000 11101000二、判斷題1. ASCII編碼是一種漢字字符編碼；x2. 一般采用補碼運算的二進制減法器，來實現(xiàn)定點二進制數(shù)加減法的運算；x3. 在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達的數(shù)值精 度越高；x4. 只有定點數(shù)運算才可能溢出，浮點數(shù)運算不會產(chǎn)生溢出。x5. 變址尋址需要在指令中提供一個寄存器編號和一個數(shù)值。"6. 計算機的指令越多，功能越強越好。x7. 程

38、序計數(shù)器 PC主要用于解決指令的執(zhí)行次序。"&微程序控制器的運行速度一般要比硬連線控制器更快。x9 . CPU訪問存儲器的時間是由存儲器的容量決定的，存儲 器容量越大，訪問存儲器所需的時間越長。x10 .弓I入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取速度。x11 .按主機與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口。"12 . DMA控制器通過中斷向CPU發(fā)DMA#求信號。“13 .輸入輸出指令的功能是進行CPU和I/O設備之間的數(shù)據(jù)傳送?！?4 .半導體ROM言息可讀可寫，且斷電后仍能保持記憶。x15 .在采用DMA方式傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是在D

39、MA控制器本身發(fā)出的控制信號控制下完成的。"三、簡答題：1 .簡述奇偶校驗碼和海明校驗碼的實現(xiàn)原理。答：奇偶校驗碼原理：通常是為一個字節(jié)補充一個二進制位，稱為校驗位，通過設置校驗位的值為0或1的方式，使字節(jié)自身的8位和該校驗位含有 1值的位數(shù)一定為奇數(shù) 或偶數(shù)。在接收方，檢查接收到的碼字是否還滿足取值為1的總的位數(shù)的奇偶關系，來決定數(shù)據(jù)是否出錯。海明校驗碼原理：是在k個數(shù)據(jù)位之外加上 r個校驗位，從而形成一個 k+r位的新的碼字，使新的碼字的碼距比較 均勻地拉大。把數(shù)據(jù)的每一個二進制位分配在幾個不同的 偶校驗位的組合中，當某一位出現(xiàn)錯誤，就會引起相關的 幾個校驗位的值發(fā)生變化，這不但

40、可以發(fā)現(xiàn)錯誤，還可以 指出哪一位出錯，為進一步糾錯提供了依據(jù)。2 .簡述教材中給出的MIPS計算機的運算器部件的功能和組成。答：MIPS計算機運算器部件功能和組成：運算器的首要功 能是完成對數(shù)據(jù)的算術和邏輯運算,由其內(nèi)部的一個被稱之為算術與邏輯運算部件(英文縮寫為ALU)承擔；運算器的 第二項功能，是暫存將參加運算的數(shù)據(jù)和中間結果，由其內(nèi)部的一組寄存器承擔；為了用硬件線路完成乘除指令運 算，運算器內(nèi)一般還有一個能自行左右移位的專用寄存器 通稱乘商寄存器。這些部件通過幾組多路選通器電路實現(xiàn) 相互連接和數(shù)據(jù)傳送；運算器要與計算機其它幾個功能部 件連接在一起協(xié)同運行，還必須有接受外部數(shù)據(jù)輸入和送 出

41、運算結果的邏輯電路。3 .浮點運算器由哪幾部分組成？答：處理浮點數(shù)指數(shù)部分的部件、處理尾數(shù)的部件、加速移位操作的移位寄存器線路以及寄存器堆等組成。4 .假定 X = 0.0110011*211, Y = 0.1101101*2-10 (此處的數(shù)均為二進制)，在不使用隱藏位的情況下，回答下列 問題：(1) 浮點數(shù)階碼用 4位移碼、尾數(shù)用 8位原碼表示(含符 號位)，寫出該浮點數(shù)能表示的絕對值最大、最小的(正數(shù) 和負數(shù))數(shù)值；解答：絕對值最大：1 111 0 1111111 、1 111 1 1111111 ；絕對值最?。? 001 0 0000000 、0 001 1 0000000(2) 寫出

42、X Y的浮點數(shù)表示。X浮=1 011 0 0110011 Y 浮=0 110 0 1101101(3) 計算X+YA:求階差：| E|=|1011-0110|=0101B:對階：Y 變?yōu)?1 011 0 00000 1101101C:尾數(shù)相加：00 0110011 00000+ 00 00000 110110 仁000110110 01101D:規(guī)格化：左規(guī)：尾數(shù)為 0 1101100 1101 ，階碼為1010F:舍入處理：采用0舍1入法處理，則有00 1101100+1=00 1101101E:不溢出所以，X+Y最終浮點數(shù)格式的結果：1 010 0 1101101 ，即0.1101101*

43、2105. 條指令通常由哪兩個部分組成？指令的操作碼一般有 哪幾種組織方式？各自應用在什么場合？各自的優(yōu)缺點是 什么？答：一條指令通常由操作碼和操作數(shù)兩個部分組成。指令的操作碼一般有定長的操作碼、變長的操作碼兩種組織方式。定長操作碼的組織方式應用在當前多數(shù)的計算機中；變長 的操作碼組織方式一般用在小型及以上的計算機當中。定長操作碼的組織方式對于簡化計算機硬件設計，提高指 令譯碼和識別速度有利。變長的操作碼組織方式可以在比較短的指令字中，既能表 示出比較多的指令條數(shù)，又能盡量滿足給出相應的操作數(shù) 地址的要求。6. 如何在指令中表示操作數(shù)的地址？通常使用哪些基本尋址方式？答：是通過尋址方式來表示操

44、作數(shù)的地址。通常使用的基本尋址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、變址尋址、相對尋址、間接尋址、堆棧尋址等。7. 為讀寫輸入/輸出設備，通常有哪幾種常用的尋址方式用以指定被讀寫設備？答：為讀寫輸入/輸出設備，通常有兩種常用的編址方式用 以指定被讀寫設備，一是 I/O端口與主存儲器統(tǒng)一的編制 方式，另一種是I/O端口與主存儲器彼此獨立的編制方式。&簡述計算機中控制器的功能和基本組成，微程序的控制器和硬連線的控制器在組成和運行原理方面有何相同和不同之處？答：控制器主要由下面4個部分組成：(1) 程序計數(shù)器(PC,是用于提供指令在內(nèi)存中的地址 的部件，服務于讀取指令，能

45、執(zhí)行內(nèi)容增量和接收新的指 令地址，用于給出下一條將要執(zhí)行的指令的地址。(2) 指令寄存器(IR),是用于接收并保存從內(nèi)存儲器讀出來的指令內(nèi)容的部件，在執(zhí)行本條指令的整個過程中，為系統(tǒng)運行提供指令本身的主要信息。(3) 指令執(zhí)行的步驟標記線路，用于標記出每條指令的各 個執(zhí)行步驟的相對次序關系，保證每一條指令按設定的步 驟序列依次執(zhí)行。(4) 全部控制信號的產(chǎn)生部件，它依據(jù)指令操作碼、指令 的執(zhí)行步驟(時刻)，也許還有些另外的條件信號，來形成 或提供出當前執(zhí)行步驟計算機各個部件要用到的控制信 號。計算機整機各硬件系統(tǒng)，正是在這些信號控制下協(xié)同 運行，執(zhí)行指令，產(chǎn)生預期的執(zhí)行結果。由于上述后兩個部分

46、的具體組成與運行原理不同，控制器被分為硬連線控制器和微程序控制器兩大類。微程序的控制器和組合邏輯的控制器是計算機中兩種不同類型的控制器。共同點：基本功能都是提供計算機各個部件協(xié)同運行所需要的控制信號；組成部分都有程序計數(shù)器PC,指令寄存器IR;都分成幾個執(zhí)行步驟完成每一條指令的具體功 能。不同點：主要表現(xiàn)在處理指令執(zhí)行步驟的辦法，提供控制 信號的方案不一樣。微程序的控制器是通過微指令地址的 銜接區(qū)分指令執(zhí)行步驟，應提供的控制信號從控制存儲器 中讀出，并經(jīng)過一個微指令寄存器送到被控制部件。組合 邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏 輯電路直接給出應提供的控制信號。微程序的控制器的優(yōu)

47、點是設計與實現(xiàn)簡單些，易用于實現(xiàn) 系列計算機產(chǎn)品的控制器，理論上可實現(xiàn)動態(tài)微程序設計， 缺點是運行速度要慢一些。組合邏輯控制器的優(yōu)點是運行速度明顯地快，缺點是設計 與實現(xiàn)復雜些，但隨著EDA工具的成熟，該缺點已得到很大緩解。9 .控制器的設計和該計算機的指令系統(tǒng)是什么關系？ 答：控制器的的基本功能，是依據(jù)當前正在執(zhí)行的指令， 和它所處的執(zhí)行步驟，形成并提供在這一時刻整機各部件 要用到的控制信號。所以，控制器的設計和該計算機的指 令系統(tǒng)是一一對應的關系，也就是控制器的設計應依據(jù)指 令的要求來進行，特別是要分析每條指令的執(zhí)行步驟，產(chǎn) 生每個步驟所需要的控制信號。10 .指令采用順序方式、流水線方式

48、執(zhí)行的主要差別是什么？各有什么優(yōu)點和缺點？順序方式是，在一條指令完全執(zhí)行結束后，再開始執(zhí)行下一條指令。優(yōu)點是控制器設計簡單，容易實現(xiàn)，；缺點是速度比較慢。指令流水線方式是提高計算機硬件性能的重要技術和有效 措施，在成本增加不多的情況下很明顯地提高了計算機的 性能。追求的目標是力爭在每一個指令執(zhí)行步驟中完成一 條指令的執(zhí)行過程。實現(xiàn)思路是把一條指令的幾項功能劃 分到不同的執(zhí)行部件去完成，在時間上又允許這幾個部件 可以同時運行。缺點是控制器設計復雜，比較不容易實現(xiàn)， 突出的優(yōu)點是速度明顯提高。11.在三級存儲體系中，主存、外存和高速緩存各有什么作用？各有什么特點？答：多級存儲器系統(tǒng)，是圍繞讀寫速度

49、尚可、存儲容量適中的主存儲器來組織和運行的，并由高速緩沖存儲器緩解 主存讀寫速度慢、不能滿足 CPU運行速度需要的矛盾；用 虛擬存儲器更大的存儲空間，解決主存容量小、存不下規(guī)模更大的程序與更多數(shù)據(jù)的難題，從而達到使整個存儲器系統(tǒng)有更高的讀寫速度、盡可能大的存儲容量、相對較低的制造與運行成本。高速緩沖存儲器的問題是容量很小，虛擬存儲器的問題是讀寫速太慢。追求整個存儲器系統(tǒng)有更高的性能/價格比的核心思路，在于使用中充分發(fā)揮三級存儲器各自的優(yōu)勢，盡量避開其短處。12 .什么是隨機存取方式？哪些存儲器采用隨機存取方 式？答：RAM即隨機存儲器，可以看作是由許多基本的存儲單元組合起來構成的大規(guī)模集成電路

50、。靜態(tài)隨機存儲器(RAM和動態(tài)隨機存儲器(DRAM可采用隨機存取方式。13 .什么是虛擬存儲器？它能解決什么問題？為什么？答：虛擬存儲器屬于主存-外存層次，由存儲器管理硬件和操作系統(tǒng)中存儲器管理軟件支持，借助于硬磁盤等輔助存儲器，并以透明方式提供給用戶的計算機系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲器。主要用來緩解內(nèi)存不足的問題。因為系統(tǒng)會使 用一部分硬盤空間來補充內(nèi)存。14 .什么是串行接口和并行接口？簡述它們的數(shù)據(jù)傳輸方式和適用場合。答：串行接口只需要一對信號線來傳輸數(shù)據(jù)，主要用于傳輸速度不高、傳輸距離較長的場合。并行接口傳輸按字或字節(jié)處理數(shù)據(jù)，傳輸速率較低，實用于傳輸速度較高的設備，如打印機等。15 . CPU在每次執(zhí)行中斷服務程序前后應做哪些工作？答：CPU在每次執(zhí)行中斷服務程序前完