計(jì)算機(jī)組成原理運(yùn)算器試驗(yàn)

1、成績(jī):計(jì)算機(jī)原理實(shí)驗(yàn)室實(shí)驗(yàn)報(bào)告課程：計(jì)算機(jī)組成原理姓名：袁通專業(yè)：軟件工程學(xué)號(hào)：152056136日期：2017年6月太原工業(yè)學(xué)院計(jì)算機(jī)工程系計(jì)算機(jī)原理實(shí)驗(yàn)室實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)一：運(yùn)算器實(shí)驗(yàn)實(shí)驗(yàn)環(huán)境 PC機(jī)+ Win 2007 （旗艦版+ proteus仿真器實(shí)驗(yàn)日期201766一實(shí)驗(yàn)內(nèi)容基本要求1. 熟悉proteus仿真系統(tǒng)2. 設(shè)計(jì)并驗(yàn)證4位算數(shù)邏輯單元的功能擴(kuò)展要求1.實(shí)現(xiàn)8位二進(jìn)制算數(shù)邏輯單元思考內(nèi)容思考單總線，雙總線和三總線結(jié)構(gòu)在設(shè)計(jì)上的異同二.理論分析或算法分析（1）理論分析：ALU能進(jìn)行多種算術(shù)運(yùn)算和邏輯運(yùn)算。4位ALU-74LS181能進(jìn)行16種算術(shù)運(yùn)算和邏輯運(yùn)算，功能表如下所示：

2、工作選擇邏輯運(yùn)算（M=1）算術(shù)運(yùn)算（M=0S3 S2 S1 S0邏輯運(yùn)算CN=1 （無進(jìn)位）CN=0 （有進(jìn)位）0 0 0 0F=/AF=AF=A 加 10 0 0 1F=/(A+B)F=(A+B)F=(A+B)加 10 0 1 0F=(/A)BF=A+/BF=(A+/B)力口 10 0 1 1F=0卩=負(fù)1 （補(bǔ)碼形式）F=00 1 0 0F=/(AB)F=A 加 A(/B)F=A 加 A/B 加 10 1 0 1F=/BF=(A+B)加 A/BF=(A+B)加 A/B 加 10 1 1 0F=A® BF=A減B減1F=A 減 B0 1 1 1F=A/BF=A(/B)減 1F=A(

3、/B)1 0 0 0F=/A+BF=A 力口 ABF=A 力口 AB力口 11 0 0 1F=/( A ® B)F=A 加 BF=A加B加11 0 1 0F=BF=(A+/B)加 ABF=(A+/B)加 AB 加 11 0 1 1F=ABF=AB 減 1F=AB1 1 0 0F=1F=A 加 AF=A加A加11 1 0 1F=A+/BF=(A+B)加 AF=(A+B)加 A 加 11 1 1 0F=A+BF=(A+/B)加 AF=(A+/B)加 A 加 11 1 1 1F=AF=A 減 1F=A（2）基本要求和擴(kuò)展要的主要區(qū)別:基本只利用了一個(gè) 74IS181，由A和B兩個(gè)操作數(shù)，實(shí)

4、現(xiàn)基本的4位2進(jìn)制數(shù)的運(yùn)算。 而擴(kuò)展要求使用了 2個(gè)74ls181 , 1個(gè)位AB操作數(shù)的第四位第 2個(gè)是AB操作數(shù)的高四位, 低位芯片的進(jìn)位輸出端 Cn+4與高位芯片的進(jìn)位輸入端 Cn相連，使低4位運(yùn)算產(chǎn)生的進(jìn) 位送進(jìn)高4位運(yùn)算中。實(shí)現(xiàn) 8位二進(jìn)數(shù)的16中操作。三.實(shí)現(xiàn)方法（含實(shí)現(xiàn)思路、程序流程圖、實(shí)驗(yàn)電路圖和源程序列表等）（1）設(shè)計(jì)并驗(yàn)證4位算數(shù)邏輯單元的功能：ALU-74LS181引腳說明：M=1邏輯運(yùn)算，M=0算術(shù)運(yùn)算引腳說明M狀態(tài)控制端M=1邏輯運(yùn)算；M=0算術(shù)運(yùn)算。S3 S2 S1 S0運(yùn)算選擇控制S3 S2 S1 S0決定電路執(zhí)行哪一種算術(shù)A3 A2 A1 A0運(yùn)算數(shù)1,引腳3為

5、最高位B3 B2 B1 B0運(yùn)算數(shù)2，引腳3為最高位Cn最低位進(jìn)位輸入Cn=O有進(jìn)位，Cn=1無進(jìn)位；Cn+4本片產(chǎn)生的進(jìn)位信號(hào)Cn+4=0有進(jìn)位，Cn+4=1無進(jìn)位；F3 F2 F1 F0F3 F2 F1 F0運(yùn)算結(jié)果，F(xiàn)3為最高位（2）74LS181的A3 A2 A1 A0，B3 B2 B1 B0作為輸入端口，分別輸入二進(jìn)制數(shù)值，然后 用運(yùn)算選擇控制端口 S3 S2 S1 S0來選擇執(zhí)行什么操作，通過改變控制端口的操作來觀察 輸出結(jié)果的不同。（3）實(shí)現(xiàn)輸入輸出鎖存輸入設(shè)備數(shù)據(jù)開關(guān)經(jīng)一個(gè)三態(tài)門（74LS273 ）和數(shù)據(jù)總線相連。輸出設(shè)備經(jīng)一鎖存器（74LS273）實(shí)現(xiàn)，蓋鎖存起的輸入端和數(shù)據(jù)

6、總線相連，輸出端以二進(jìn)制的形式輸出結(jié)果。 實(shí)驗(yàn)電路如下圖所示：四.實(shí)驗(yàn)結(jié)果分析（ 含執(zhí)行結(jié)果驗(yàn)證、輸岀顯示信息、圖形、調(diào)試過程中所遇的問題及處理方法等）（一）1. 基本實(shí)驗(yàn)驗(yàn)證74LS181型4位ALU的邏輯算術(shù)功能，填寫下表（下表中的“ / ”表示求反）:S3S2S1S0A3A2A1A0B3B2B1B0算術(shù)運(yùn)算（M=0邏輯運(yùn)算（M=1）CN=1（無進(jìn)位）CN=0（有進(jìn)位）100100011001F=A加 B （圖 1）F=A加B加（圖2）F=/（A ® B）（圖 3）10nJLIs咒冒 5雷0 7b-* il «!1圖32擴(kuò)展實(shí)驗(yàn)擴(kuò)展電路圖:E爭(zhēng)刑a只 i mni i E

7、x8trri實(shí)驗(yàn)結(jié)果驗(yàn)證S0S1S2S3數(shù)據(jù)A數(shù)據(jù)B算術(shù)運(yùn)算（M=o邏輯運(yùn)算（M=1）CN=1（無進(jìn)位）CN=0（有進(jìn)位）10010001100100011001F=00110010（圖1）F=00110011（圖2）F=11111111（圖3）圖3（二）思考問題：思考單總線，雙總線和三總線結(jié)構(gòu)在設(shè)計(jì)上的異同1. 單總線結(jié)構(gòu)：只有一條系統(tǒng)總線，所有部件通過系統(tǒng)總線接入。各大部件都連接在單一的一組總線上，故將這個(gè)單總線稱為系統(tǒng)總線。2. 雙總線結(jié)構(gòu)：在單總線的基礎(chǔ)上增加一條專用于CPU和主存之間的數(shù)據(jù)傳送通路。這種結(jié)構(gòu)保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，但又在CPU和主存之間專門設(shè)置了一組高速的存儲(chǔ)總線，使 CPU可通過專用總線與存儲(chǔ)器交換信息，減輕了系統(tǒng)的負(fù)擔(dān)。3. 三總線結(jié)構(gòu)：在雙總線系統(tǒng)的基礎(chǔ)上增加 I/O總線形成的。其中，系統(tǒng)總線是 CPU主存和通道（IOP）之間進(jìn)行數(shù)據(jù)傳送的公共通道，而I/O總線是多個(gè)外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通道。五.結(jié)論通過這次實(shí)驗(yàn)的完成，我學(xué)會(huì)了系統(tǒng)的應(yīng)用，以及怎樣繪制一個(gè)74LS181的寄存器，從而在寄存器中實(shí)驗(yàn)算數(shù)運(yùn)算的過程。完成了本次實(shí)驗(yàn)要求的設(shè)計(jì)并驗(yàn)證了 4位算數(shù)邏輯單元、實(shí)現(xiàn)輸入輸出鎖存、實(shí)現(xiàn) 8位算數(shù)邏輯單元的實(shí)驗(yàn)內(nèi)容。雖然這是計(jì)算機(jī)組成原理的第