一種高速低功耗電荷泵電路的設(shè)計

1、一種高速低功耗電荷泵電路的設(shè)計應(yīng)一幟(臺州職業(yè)技術(shù)學(xué)院 , 浙江省臺州市 318000【 摘 要 】 介紹了作為高速鎖相環(huán)電路集成芯片一部分的高速低功耗電荷泵電路的設(shè)計 。所設(shè) 計的鎖相環(huán)路適應(yīng)高頻工作環(huán)境 , 電路結(jié)構(gòu)采用當(dāng)前的主流結(jié)構(gòu) D /A混合結(jié)構(gòu)的電荷泵鎖相環(huán) 。 環(huán)路中的鑒相器是數(shù)字鑒頻鑒相器結(jié)構(gòu) , 沒有反饋回路 , 提高了工作頻率 , 并且緩解了傳統(tǒng)鑒頻鑒相 器中死區(qū)的產(chǎn)生 。 電荷泵結(jié)構(gòu)進(jìn)行了一定的改進(jìn) , 既使電路結(jié)構(gòu)簡單 , 又削弱了 MOS 管帶來的非理想 特性 , 使得電荷注入 、 電荷分享 、 時鐘脈沖饋通等寄生效應(yīng)得到最大程度的減緩 , 同時保證高速 、 低功 耗

2、的電路性能 。 壓控振蕩器采用環(huán)路振蕩器結(jié)構(gòu) , 易于集成而且功耗低 。關(guān)鍵詞 :鎖相環(huán) , 電荷泵 , 高速 , 低功耗 , 電路設(shè)計 中圖分類號 :T N47收稿日期 :2005205208; 修回日期 :2005209227。1 電荷泵電路分析電荷泵的基本結(jié)構(gòu)如圖 1所示 。 信號 Up 和 Down 控制 I up 和 I dn 兩個電流源 , 使其工作在 3種狀態(tài) 。 信號 Up 和 Do wn 的控制 , , c 圖 1 電荷泵的理想模型在實(shí)際電路中 , 通常由 MOS 管實(shí)現(xiàn)圖 1中的開關(guān)S M1、 S M2:P MOS 實(shí)現(xiàn) S M1, NMOS 實(shí)現(xiàn) S M2。 MOS 管

3、實(shí)現(xiàn)開關(guān)電路 , 顯然會引入 MOS 管自帶的寄生效應(yīng) , 導(dǎo)致非理想性能的產(chǎn)生 , 反映在電荷泵的特性上即出 現(xiàn)電荷注入 、 時鐘饋通以及電荷分享等現(xiàn)象 。圖 2(a 是直接根據(jù)圖 1理想模型實(shí)現(xiàn)的的電荷泵電路的一種 結(jié)構(gòu) , 其特點(diǎn)是 MOS 開關(guān)管位于電流源的漏端 。當(dāng) MOS 開關(guān)管從導(dǎo)通轉(zhuǎn)變?yōu)榻刂箲B(tài)時 , 存儲在溝 道中的電荷以及柵極處通過 C G D 耦合過來的電荷會在 MOS 管的漏端產(chǎn)生電荷注入和時鐘饋通現(xiàn)象 , 從而直 接導(dǎo)致 V c 電壓的抖動 。 又因開關(guān)管 S M1、 S M2與電荷 泵的輸出直接相連接 , 其電荷分享效應(yīng)尤為明顯 。文 獻(xiàn) 3, 5表明 , 如果一個開

4、關(guān) MOS 管在飽和態(tài)時進(jìn)入截止區(qū) , MOS 的 S 端 , D 端則 。圖 2 傳統(tǒng)電荷泵電路結(jié)構(gòu)傳統(tǒng)上消除電荷分享等效應(yīng)的方法是在 V c 、 Up和 Down 這 3點(diǎn)之間接一個單位增益跟隨器 (如圖 3所示 , 時刻保證這 3點(diǎn)之間的電勢相同 , 這樣無論是 哪一個開關(guān)打開 , 都不會發(fā)生電荷分享效應(yīng) 。但是它 的缺點(diǎn)是附加的 , 運(yùn)放導(dǎo)致電路復(fù)雜度的增加 。為消除圖 2(a 的缺點(diǎn) , 另一種方法是將開關(guān)位置 移至柵極 , 如圖 2(b 所示 , 輸出端波形的過沖現(xiàn)象會 得到明顯的改善 。 但是 , 由于 P2、 N2管柵極處的寄生 電容較大 , 開關(guān) MOS 管的速度將減小 ,

5、從而限制了這 種電荷泵的工作頻率 。 雖然可以通過增大偏置電流來 提高工作速度 , 但是這將使電路的功耗明顯上升 。 既要使電路保持結(jié)構(gòu)簡單 , 又要削弱 MOS 管帶來 的非理想特性 , 同時保證高速 、 低功耗的電路性能 , 可21 第 32卷第 1期 2006年 1月 電 子 工 程 師 E LECTRON I C E NGI N EER Vol. 32No . 1 Jan . 2006以將電荷泵開關(guān)管 S M1、 S M2的位置設(shè)置到電流源的源端 , 見圖 2(c 。 此時 , 開關(guān)不和輸出直接相連 , 幾乎 不受電荷注入等效應(yīng)的影響 ; 同時也不需通過增加偏 置電流來提高速度 , 可

6、實(shí)現(xiàn)低功耗的目的 。此外 , P2和 N2始終工作在飽和區(qū) , 可以消除電荷分享效應(yīng) 。圖 3 理想電荷泵的改進(jìn)電路2 改進(jìn)的電荷泵電路設(shè)計綜上分析 , 結(jié)合圖 2(c 所示電路結(jié)構(gòu)的優(yōu)勢 , 提 出了一種新的電荷泵電路 , 它具有高速 、 低功耗的特 性 , 而且在很低的電壓電源下仍然能夠正常工作 。提出的電荷泵電路的基本結(jié)構(gòu)如圖 4所示 , N2位于電流源的源端 。圖 4 高速低功耗電荷泵電路電路總體上分為上拉 、 下拉兩部分 , 工作原理相同 。以圖 4虛線框中的下拉 NMOS 部分電路為例進(jìn)行分析 , 有以下兩種情況 :a 當(dāng) Down 信號為低電平時 , N2截止 , I dn 驅(qū)動

7、 N3管 ; 由于 N 3導(dǎo)通 , 電路工作在低壓下 , 電源電壓為 1V, 因此 N1管的柵源電壓不足以使其導(dǎo)通 。偏置電 流 I dn 通過電流鏡 N3/N4輸出 , 給電容 C 放電 。b 當(dāng) Down 信號為高電平時 , N2導(dǎo)通 , 漏端電壓 下降 , 導(dǎo)致 N1進(jìn)入飽和態(tài)工作 。 當(dāng)電流 I N1、 I dn 之和與 I N2相當(dāng)時 , N3中的電流近似可以忽略不計 , 因而 N4中的電流近似為 0。對于 P6、 N6管所組成的電路 , 其作用是對 V b 點(diǎn)電壓進(jìn)行預(yù)充電處理 , 從而保證電荷泵電路的高速 , 同 時也改善了電流 I N4的波形 , 優(yōu)化了輸出電壓 V c 在放

8、電階段的線性度 。當(dāng)電路處于情況 a 時 , N3的導(dǎo)通決定了 V b 的高 電平值 :V b, high =V N3sat (I dn (1 處于情況 b 時 , V b 低電平值由 N1決定 :V b, l ow =V dd -V N1sat(2 當(dāng) V b 在高低電平間切換時 , 將會對該點(diǎn)的電容進(jìn) 行充放電 , P6、 N6的電路結(jié)構(gòu)會提高此效率 。P6、 N6工作時 , N1飽和 , V b 的低電平會迫使 P6管飽和 , 也就是說 P6管是電流源而不是開關(guān)管 , 同時N6管也工作在飽和區(qū) 。為了具有相同的電流值 , P6、 N6必須匹配 , 由 I P6=I N6得 :K p P6

9、(V gsP6-V tp 2= |-|V tn | 2(3 (W /L P6/(W /L N6的寬 /長 3. 0。同時 , 為了盡可能減小引入 , P6、 N6管各自的寬 /長比值要盡量小 。同理 , 可以推得 P MOS 上拉部分電路的工作機(jī)理 , 其中 P5、 N5管對上拉電路中 V a 電壓的影響尤為明顯 。 因?yàn)?P MOS 管空穴載流子的速度較低 , 在沒有 P5、 N5結(jié)構(gòu)時 , 當(dāng) Up 信號由 1到 0跳變時 , V a 電壓需 要長時間充電才能達(dá)到高電平 。 V a 的波形如圖 5中 虛線所示 , 當(dāng)加上 P5、 N5結(jié)構(gòu)時 , V a 電壓的改善波形 如實(shí)線所示 。圖 5

10、 V a 電壓波形修改前后對照根據(jù)圖 4所示的結(jié)構(gòu) , 本電路正常工作的最小電源電壓可以達(dá)到 :V dd =V gs N3+V sat 本電路正常工作時 , 信號 Up /Down是同相的 , 避 免了因時序上不匹配而引起的輸出電壓的擾動 , 可以 減小相應(yīng)鎖向環(huán)鎖相環(huán)的相位抖動 。同時 , 本電路結(jié)構(gòu)十分適合低壓低功耗高速鎖相 環(huán)電路使用 , 基于 0. 18m 工藝實(shí)現(xiàn)時 , 在 1V 電源電 壓下仍能高速 、 高性能工作 。 電路結(jié)構(gòu)如圖 6所示 。31 第 32卷第 1期 應(yīng)一幟 :一種高速低功耗電荷泵電路的設(shè)計 微電子與基礎(chǔ)產(chǎn)品 圖 6 電荷泵電路3 仿真結(jié)果與分析圖 7、 圖 8分

11、別為電荷泵充電和放電電路仿真結(jié) 果 。 從圖中可以看出 , 電荷泵在充 、 壓 V c , , 這表示狀態(tài)切換時 , 到了抑制 , 將有效地減小對 VCO 噪聲的引入 。圖 7 電荷泵充電電路仿真結(jié)果圖 8 電荷泵放電電路仿真結(jié)果參 考 文 獻(xiàn)1Gardner F M. Phasel ock Techniques . Second Editi on . NewYork (NY, US A :John W iley, 19792Jaffe R, Rechtin E . Design and Perfor mance of Phase 2LockCircuits Capable of Near 2

12、Op u m Perfor mance over a W ide Range I nput Level . I EEE Trans on I nfor 266Loop sDesigns , Si m ulati on , andons . 北京 :清華大學(xué)出版社 , 2003, 2004. 2282314RazaviB. 模擬 C MOS 集成電路設(shè)計 . 陳貴燦 , 譯 . 西安 :西安交通大學(xué)出版社 , 20035A llen P E, Holberg D R. 模擬集成電路設(shè)計 . 馮 軍 , 李智群 , 譯 . 北京 :電子工業(yè)出版社 , 20056Best R E . Phase 2

13、Locked Loop s, Theory, Design, and App li 2cati on . Ne w York (NY, US A :M cGra w 2H ill, 19937DaiL iang, Harjani R. C MOS S witched 2op 2a mp 2based Sa mp le 2and 2hold Circuit . I EEE Journal of Solid 2State Circuits, 2000, 35(1 :109-1138L in Yijing, Sheng Shi m in . A Novel Charge Pu mp in P LL.

14、 Ac 2ta Scientiaru m Naturaliu m Universitatis Pekinensis, 2002, 38(3 :384Desi gn of Hi gh 2speed and Low 2power Consu mpti on Charge Pu mp C i rcuitY i n g Y i zh i(Taizhou Vocati onal &Technical College, Taizhou 31800, China 【 Abstract 】 The content of this paper is a part of the p r oject “ c

15、hi p design of high 2s peed phase 2l ockedl oop integrated circuit ” . W e i m p r oved the circuit structure in order t o increase the frequency of the CPP LL. The PF D is based on a novel high 2s peed structure without feedback l oop s, thus avoiding the dead z one . The CP s out put is in the drain state while its s witches are on the s ources of MOS transist