集成電路中器件及模型chap3-2

1、 第第3 3章章 集成電路中的元器件集成電路中的元器件MOSMOS晶體管晶體管集成電阻器集成電阻器集成電容器集成電容器集成電感器集成電感器集成電路中的互連線集成電路中的互連線 集成電阻器集成電阻器常用的幾種電阻結(jié)構(gòu)常用的幾種電阻結(jié)構(gòu)電阻器的版圖設(shè)計(jì)電阻器的版圖設(shè)計(jì)電阻器的寄生效應(yīng)電阻器的寄生效應(yīng)3電阻電阻LWtAB，稱為方塊電阻其中，tRWLRWLtWtLALRsquaresquare與與MOSMOS工藝兼容的工藝兼容的3 3種電阻結(jié)構(gòu)種電阻結(jié)構(gòu)實(shí)現(xiàn)小電阻實(shí)現(xiàn)小電阻1）n+或p+擴(kuò)散電阻-Diffused Resistor實(shí)現(xiàn)較小電阻或高阻電阻實(shí)現(xiàn)較小電阻或高阻電阻2 2）多晶硅電阻）多晶硅電

2、阻-Polysilicon Resistor-Polysilicon Resistor3 3）N N阱電阻阱電阻實(shí)現(xiàn)較大電阻實(shí)現(xiàn)較大電阻雙極電路中的基區(qū)電阻雙極電路中的基區(qū)電阻實(shí)現(xiàn)中等或較大電阻實(shí)現(xiàn)中等或較大電阻雙極電路中的基區(qū)溝道電阻雙極電路中的基區(qū)溝道電阻用小面積實(shí)現(xiàn)較大電阻用小面積實(shí)現(xiàn)較大電阻9金屬電阻金屬電阻金屬電阻，金屬電阻，Metal ResistorMetal ResistorP-SubstrateFOXMetalSiO2 電阻器的版圖設(shè)計(jì)電阻器的版圖設(shè)計(jì), = LLRRRTWWT 電阻器的幾種圖形電阻器的幾種圖形胖形電阻胖形電阻瘦形電阻瘦形電阻折疊電阻折疊電阻小阻值電阻可采用胖

3、短圖形小阻值電阻可采用胖短圖形一般阻值電阻可采用瘦長(zhǎng)圖形一般阻值電阻可采用瘦長(zhǎng)圖形對(duì)大阻值電阻可采用折疊圖形對(duì)大阻值電阻可采用折疊圖形電阻圖形寬度的選擇：電阻圖形寬度的選擇：?1) 版圖設(shè)計(jì)規(guī)則的最小寬度版圖設(shè)計(jì)規(guī)則的最小寬度?2) 功耗限制的最小寬度（功耗限制的最小寬度（流經(jīng)電阻的最大電流流經(jīng)電阻的最大電流） 擴(kuò)散電阻的電流容量：擴(kuò)散電阻的電流容量： R (/ ) 60 100 200 Imax (mA/m ) 0.28 0.22 0.16 多晶硅電阻的電流容量大：多晶硅電阻的電流容量大：Imax =6x105(A/cm2)=6mA/um?3)電阻允許誤差的限制（電阻允許誤差的限制（工藝水平

4、和精度工藝水平和精度）: 6maxmax2maxW, 5 10mIPPWR電阻器版圖尺寸的確定電阻器版圖尺寸的確定取三者中的最大者取三者中的最大者電阻端頭和拐角的修正電阻端頭和拐角的修正 12j1221.6LRRknkWaxakk：端頭修正拐角修正，12j20.55LRRknkWx考慮到雜質(zhì)分布剖面，則氧化膜氧化膜psLRRW|RRR設(shè)計(jì)實(shí)際SSRRLWRRLWSSRR510%LW 如果如果LW, 可以忽略不記可以忽略不記 LL 提高電阻的精度提高電阻的精度15SSRRWRRW如果工藝控制水平可使如果工藝控制水平可使| 1Wm由線寬引起的電阻相對(duì)誤差由線寬引起的電阻相對(duì)誤差小于小于10%,mi

5、n|10|RWWm， 提高電阻的比值精度提高電阻的比值精度1212121211221122112212121212, 11R RRRR RRRRWRWRWRWRRRRWWWR RWR RWW 用標(biāo)準(zhǔn)電阻組合實(shí)現(xiàn)不同阻值用標(biāo)準(zhǔn)電阻組合實(shí)現(xiàn)不同阻值 電阻器的寄生效應(yīng)電阻器的寄生效應(yīng)擴(kuò)散電阻（阱區(qū)電阻）存在寄生的擴(kuò)散電阻（阱區(qū)電阻）存在寄生的pnpn結(jié)電容結(jié)電容多晶硅電阻存在寄生的多晶硅電阻存在寄生的氧化層電容氧化層電容元件類型數(shù)值范圍/匹配精度%溫度系數(shù)10-6/C電壓系數(shù)10-6 /Vp擴(kuò)散電阻80-1500.41500200n擴(kuò)散電阻50-800.41500200Poly電阻20-400.41

6、500100nwell電阻1-2k8000 200 0.8m CMOS 0.8m CMOS工藝中電阻器的性能參數(shù)工藝中電阻器的性能參數(shù) 第第3 3章章 集成電路中的元器件集成電路中的元器件 MOS晶體管晶體管 集成電阻器集成電阻器 集成電容器集成電容器 集成電感器集成電感器 集成電路中的互連線集成電路中的互連線 集成電容器集成電容器常用的幾種電容結(jié)構(gòu)常用的幾種電容結(jié)構(gòu)電容器的版圖設(shè)計(jì)電容器的版圖設(shè)計(jì)電容器的寄生效應(yīng)電容器的寄生效應(yīng) 幾種電容結(jié)構(gòu)幾種電容結(jié)構(gòu)MOSMOS電容電容雙層多晶硅（金屬）雙層多晶硅（金屬）疊置電容（疊置電容（PiPPiP電容，電容，MiMMiM電容）電容）阱區(qū)阱區(qū)MOSM

7、OS電容電容 多層金屬垂直電容和水平電容多層金屬垂直電容和水平電容氧化膜氧化膜pN+平板型電容平板型電容雙極集成電路中的雙極集成電路中的MOS電容器電容器鋁電極鋁電極N-epiACAtCCAxoosXOMOSi02tox=100nm時(shí)，CA=3.45e-4pF/um230pF需約0.1mm2特點(diǎn)：特點(diǎn)：1. 單位面積電容值較小單位面積電容值較小2. 擊穿電壓擊穿電壓BV較高（大于較高（大于50V）隔離隔離槽槽NBVEBtox絕緣層的擊穿電場(chǎng)強(qiáng)度（絕緣層的擊穿電場(chǎng)強(qiáng)度（510）106V/cm25n疊式結(jié)構(gòu)電容疊式結(jié)構(gòu)電容槽式結(jié)構(gòu)電容槽式結(jié)構(gòu)電容氧化膜氧化膜電容極板電容極板金屬引線金屬引線nDRA

8、M中常用的電容中常用的電容大電容結(jié)構(gòu)大電容結(jié)構(gòu) 電容器（雙層多晶硅）的版圖設(shè)計(jì)電容器（雙層多晶硅）的版圖設(shè)計(jì) 電容器的寄生效應(yīng)電容器的寄生效應(yīng) 電容器的寄生效應(yīng)電容器的寄生效應(yīng) 0.8m CMOS 0.8m CMOS工藝中電容器的性能參數(shù)工藝中電容器的性能參數(shù)元件類型數(shù)值范圍 fF/m2匹配精度%溫度系數(shù)10-6/C電壓系數(shù)10-6 /VMOS電容2.2-2.70.055050Poly/poly電容0.8-1.00.055050M1Poly電容0.021-0.0251.5M2M1電容0.021-0.0251.5M3M2電容0.021-0.0251.5 第第3 3章章 集成電路中的元器件集成電路

9、中的元器件 MOS晶體管晶體管 集成電阻器集成電阻器 集成電容器集成電容器 集成電感器集成電感器 集成電路中的互連線集成電路中的互連線電感電感圓形螺旋電感可以提供更高的Q值，但是版圖和工藝都不支持。 第第3 3章章 集成電路中的元器件集成電路中的元器件 MOS晶體管晶體管 集成電阻器集成電阻器 集成電容器集成電容器 集成電感器集成電感器 集成電路中的互連線集成電路中的互連線現(xiàn)代工藝中的互連線現(xiàn)代工藝中的互連線第第1層鋁層鋁第第2層鋁層鋁第第3層鋁層鋁第第4層鋁層鋁移去絕緣體后的互聯(lián)線的微縮照片移去絕緣體后的互聯(lián)線的微縮照片以銅為以銅為CMOS工藝的互連材料工藝的互連材料銅的電阻率比鋁低銅的電阻

10、率比鋁低0.35 微米高性能微處理器中的互連線5 層鋁導(dǎo)線氧化絕緣層鎢塞器件0.1 微米高性能微處理器中的互連線8 層銅導(dǎo)線低 k 絕緣層銅塞器件 連線寄生效應(yīng)的影響連線寄生效應(yīng)的影響 連線存在著寄生電阻、電容。連線存在著寄生電阻、電容。 由于金屬的電阻率是基本不變的，這將導(dǎo)致按由于金屬的電阻率是基本不變的，這將導(dǎo)致按比例縮小后電路內(nèi)連線的電阻增大。比例縮小后電路內(nèi)連線的電阻增大。 芯片面積增大使連線長(zhǎng)度增加，連線芯片面積增大使連線長(zhǎng)度增加，連線RC延遲影延遲影響加大。響加大。 連線寄生效應(yīng)對(duì)電路可靠性和速度帶來(lái)影響。連線寄生效應(yīng)對(duì)電路可靠性和速度帶來(lái)影響。 一個(gè)總線網(wǎng)絡(luò)中的每條導(dǎo)線把一個(gè)（或

11、多個(gè)）發(fā)送器連至一組接收器一個(gè)總線網(wǎng)絡(luò)中的每條導(dǎo)線把一個(gè)（或多個(gè)）發(fā)送器連至一組接收器，每條導(dǎo)線由一系列具有不同長(zhǎng)度和幾何尺寸的導(dǎo)線段構(gòu)成。，每條導(dǎo)線由一系列具有不同長(zhǎng)度和幾何尺寸的導(dǎo)線段構(gòu)成。transmittersreceivers電路圖電路圖實(shí)際視圖實(shí)際視圖假設(shè)所有的導(dǎo)線都在同一互連層上實(shí)現(xiàn)，并通過(guò)一層絕緣材料與假設(shè)所有的導(dǎo)線都在同一互連層上實(shí)現(xiàn)，并通過(guò)一層絕緣材料與硅襯底隔離及相互間隔離。硅襯底隔離及相互間隔離。發(fā)送器接收器完整模型（電阻電容電感）導(dǎo)線及模型互連線將影響：（1）可靠性（2）性能（3）功耗電容模型39如果導(dǎo)線的如果導(dǎo)線的電阻很大電阻很大-例如截面很小的長(zhǎng)鋁導(dǎo)例如截面很小的

12、長(zhǎng)鋁導(dǎo)線情形，或者外加信號(hào)的線情形，或者外加信號(hào)的trtr和和tftf很慢，那么很慢，那么電電感的影響可以忽略感的影響可以忽略 當(dāng)導(dǎo)線很短，導(dǎo)線的截面很大，或者所采用的當(dāng)導(dǎo)線很短，導(dǎo)線的截面很大，或者所采用的互連材料電阻率很低時(shí)，那么就可以采用互連材料電阻率很低時(shí)，那么就可以采用只含只含電容電容的模型的模型當(dāng)相鄰導(dǎo)線間的間距很大，或者當(dāng)導(dǎo)線只在一當(dāng)相鄰導(dǎo)線間的間距很大，或者當(dāng)導(dǎo)線只在一段很短的距離上靠近在一起的時(shí)候，則段很短的距離上靠近在一起的時(shí)候，則導(dǎo)線相導(dǎo)線相互間的電容可以被忽略，并且所有的寄生電容互間的電容可以被忽略，并且所有的寄生電容都可以模擬成接地電容都可以模擬成接地電容40Para

13、meter 1: 因現(xiàn)代集成電路的互連結(jié)構(gòu)是因現(xiàn)代集成電路的互連結(jié)構(gòu)是三維結(jié)構(gòu)三維結(jié)構(gòu)使使線電容進(jìn)一步復(fù)雜化。一條導(dǎo)線的電容與它的線電容進(jìn)一步復(fù)雜化。一條導(dǎo)線的電容與它的形狀、它周圍的情況、它與襯底的距離以及它形狀、它周圍的情況、它與襯底的距離以及它與周圍導(dǎo)線的距離都有關(guān)系與周圍導(dǎo)線的距離都有關(guān)系 通常利用半導(dǎo)體制造商提供各部分電容的經(jīng)通常利用半導(dǎo)體制造商提供各部分電容的經(jīng)驗(yàn)數(shù)據(jù)，利用先進(jìn)的參數(shù)提取工具來(lái)獲取一個(gè)驗(yàn)數(shù)據(jù)，利用先進(jìn)的參數(shù)提取工具來(lái)獲取一個(gè)完整版圖中互連線電容的精確值。完整版圖中互連線電容的精確值。41VDDVDDVinVoutM1M2M3M4Cdb2Cdb1Cgd12CwCg4C

14、g3Vout2FanoutInterconnectVoutVinCLSimplifiedModel42DielectricSubstrateLWHtdiElectrical-field linesCurrent flowWLtcdidiint0r條件條件: : 如果這條如果這條導(dǎo)線的寬度明顯大于絕緣材料的厚度導(dǎo)線的寬度明顯大于絕緣材料的厚度，可假設(shè)電場(chǎng)線垂直于電，可假設(shè)電場(chǎng)線垂直于電容極板，則它的電容可以用平行板電容來(lái)模擬。容極板，則它的電容可以用平行板電容來(lái)模擬。mF/10854. 8120相對(duì)介電常數(shù)相對(duì)介電常數(shù) (Permittivity) 真空真空 氣凝膠氣凝膠 聚酰亞胺（有機(jī)物）聚酰

15、亞胺（有機(jī)物） 二氧化硅二氧化硅 玻璃環(huán)氧樹(shù)脂玻璃環(huán)氧樹(shù)脂 氮化硅氮化硅 氧化鋁氧化鋁 硅硅0rr0:真空介電常數(shù)真空介電常數(shù)44其中：其中： w w = W -H/2= W -H/2根據(jù)工程實(shí)踐，近似為兩部分和根據(jù)工程實(shí)踐，近似為兩部分和： 一個(gè)平板電容：寬度為一個(gè)平板電容：寬度為w w的導(dǎo)的導(dǎo)線與接地之間垂直電場(chǎng)決定線與接地之間垂直電場(chǎng)決定 另一個(gè)邊緣電容：用一條直徑另一個(gè)邊緣電容：用一條直徑等于互連寬度等于互連寬度H H的圓柱形導(dǎo)線來(lái)模的圓柱形導(dǎo)線來(lái)模擬擬邊緣電容：為了使邊緣電容：為了使導(dǎo)線電阻最小導(dǎo)線電阻最小，盡可能保持導(dǎo)線的，盡可能保持導(dǎo)線的截面積盡可能的大，此時(shí)，截面積盡可能的大，

16、此時(shí)，導(dǎo)線側(cè)面和襯底之間的電導(dǎo)線側(cè)面和襯底之間的電容不能再忽略。容不能再忽略。W - H/2H+(a)(b)45(from Bakoglu89)對(duì)于對(duì)于W/HW/H比值大比值大, ,總電容總電容接近平板電容接近平板電容C Cpppp. .W/H1.5, CW/H fs )頻率低于頻率低于fs fs，整個(gè)導(dǎo)線都導(dǎo)通電流，導(dǎo)線電阻等于低頻時(shí)的電阻，整個(gè)導(dǎo)線都導(dǎo)通電流，導(dǎo)線電阻等于低頻時(shí)的電阻60(3)總之總之: :?趨膚效應(yīng)是對(duì)趨膚效應(yīng)是對(duì)較寬導(dǎo)線較寬導(dǎo)線才有的問(wèn)題才有的問(wèn)題?像銅這樣的良導(dǎo)體會(huì)使趨膚效應(yīng)在較低頻率發(fā)生像銅這樣的良導(dǎo)體會(huì)使趨膚效應(yīng)在較低頻率發(fā)生趨膚效應(yīng)引起電阻增加與頻率及導(dǎo)線寬度的

17、關(guān)系趨膚效應(yīng)引起電阻增加與頻率及導(dǎo)線寬度的關(guān)系（導(dǎo)線厚度為（導(dǎo)線厚度為 0.7 微米）微米）61INTERCONNECT 由于當(dāng)前采用低電阻的互連材料并且開(kāi)關(guān)頻率已提高到由于當(dāng)前采用低電阻的互連材料并且開(kāi)關(guān)頻率已提高到超過(guò)超過(guò)GHzGHz的范圍，所以電感在芯片上開(kāi)始顯示出它重要的范圍，所以電感在芯片上開(kāi)始顯示出它重要的作用的作用 片上電感的影響包括振蕩和過(guò)沖效應(yīng)，由于阻抗失配片上電感的影響包括振蕩和過(guò)沖效應(yīng)，由于阻抗失配引起的信號(hào)反射，在導(dǎo)線間的電感耦合以及引起的信號(hào)反射，在導(dǎo)線間的電感耦合以及Ldi/dtLdi/dt電壓電壓降引起的開(kāi)關(guān)噪聲降引起的開(kāi)關(guān)噪聲62計(jì)算電感方法計(jì)算電感方法1 1、

18、根據(jù)定義計(jì)算：、根據(jù)定義計(jì)算：2 2、較為簡(jiǎn)單計(jì)算方法：一條導(dǎo)線、較為簡(jiǎn)單計(jì)算方法：一條導(dǎo)線( (每單位長(zhǎng)度）的電容和每單位長(zhǎng)度）的電容和電感存在如下關(guān)系：電感存在如下關(guān)系：3 3、（麥克斯韋定律）介電常數(shù)和導(dǎo)磁率的乘積是一個(gè)常、（麥克斯韋定律）介電常數(shù)和導(dǎo)磁率的乘積是一個(gè)常數(shù)，它定義了一個(gè)電磁波通過(guò)該介質(zhì)的速度數(shù)，它定義了一個(gè)電磁波通過(guò)該介質(zhì)的速度 clrrclcv011diVLdt63導(dǎo)線模型導(dǎo)線模型這些寄生元件影響電路的電氣特性并影這些寄生元件影響電路的電氣特性并影響它的延時(shí)、功耗和可靠性響它的延時(shí)、功耗和可靠性為了研究這些效應(yīng)需要建立可以用來(lái)估為了研究這些效應(yīng)需要建立可以用來(lái)估計(jì)和近似

19、導(dǎo)線的實(shí)際特性與其參數(shù)間的計(jì)和近似導(dǎo)線的實(shí)際特性與其參數(shù)間的關(guān)系的電氣模型關(guān)系的電氣模型根據(jù)要研究的效應(yīng)以及所要求的精度，根據(jù)要研究的效應(yīng)以及所要求的精度，這些模型可以從非常簡(jiǎn)單到非常復(fù)雜這些模型可以從非常簡(jiǎn)單到非常復(fù)雜64理想導(dǎo)線理想導(dǎo)線在電路圖上導(dǎo)線是沒(méi)有任何附加參數(shù)或在電路圖上導(dǎo)線是沒(méi)有任何附加參數(shù)或寄生元件的簡(jiǎn)單連線，這些導(dǎo)線對(duì)電路寄生元件的簡(jiǎn)單連線，這些導(dǎo)線對(duì)電路的電氣特性沒(méi)有任何影響。的電氣特性沒(méi)有任何影響。在導(dǎo)線一端在導(dǎo)線一端的電壓變化會(huì)立即傳送到另一端。的電壓變化會(huì)立即傳送到另一端。因此因此可以假設(shè)任何時(shí)刻在導(dǎo)線的每一段都具可以假設(shè)任何時(shí)刻在導(dǎo)線的每一段都具有相同的電壓，因此整

20、個(gè)導(dǎo)線是個(gè)等勢(shì)有相同的電壓，因此整個(gè)導(dǎo)線是個(gè)等勢(shì)區(qū)區(qū)65集總電容模型集總電容模型VoutDrivercwireVinClu m p edRd riv e rVo u t 只要只要導(dǎo)線電阻很小導(dǎo)線電阻很小并且開(kāi)關(guān)頻率并且開(kāi)關(guān)頻率f fswitchswitch 在在低至中低至中范圍內(nèi)，那范圍內(nèi)，那么就可以很合理地么就可以很合理地只只考慮該導(dǎo)線的電容部考慮該導(dǎo)線的電容部分分，并把分布的電容，并把分布的電容集總為單個(gè)電容集總為單個(gè)電容 一條導(dǎo)線的電路寄生參數(shù)是沿它長(zhǎng)度分布，因此不能集一條導(dǎo)線的電路寄生參數(shù)是沿它長(zhǎng)度分布，因此不能集總在一點(diǎn)上。然而當(dāng)總在一點(diǎn)上。然而當(dāng)只有一個(gè)寄生元件占支配地位只有一個(gè)寄

21、生元件占支配地位，當(dāng)在這，當(dāng)在這些寄生元件之間相互作用很小或考慮電路特性的一個(gè)方面時(shí)些寄生元件之間相互作用很小或考慮電路特性的一個(gè)方面時(shí) 集總電容連線的集總電容連線的RCRC延遲問(wèn)題延遲問(wèn)題dd( )1 e, 50% 0.6990% 2.2outinouttoutDDoutDDoutDDVVVCtRVtVRCVVtVVt67集總集總RCRC模型模型長(zhǎng)度超過(guò)長(zhǎng)度超過(guò)幾個(gè)毫米幾個(gè)毫米的片上金屬線具有明的片上金屬線具有明顯的電阻，則在集總電容模型中的等勢(shì)顯的電阻，則在集總電容模型中的等勢(shì)假設(shè)不再適合，因而必須采用電阻假設(shè)不再適合，因而必須采用電阻電電容模型容模型把每段導(dǎo)線的總導(dǎo)線電阻集總在一個(gè)電把每

22、段導(dǎo)線的總導(dǎo)線電阻集總在一個(gè)電阻阻R R，并且同樣把總的電容合成一個(gè)電容，并且同樣把總的電容合成一個(gè)電容C C，稱，稱集總集總RCRC模型模型68樹(shù)結(jié)構(gòu)樹(shù)結(jié)構(gòu)-Elmore延時(shí)模型延時(shí)模型 推導(dǎo)一個(gè)具有數(shù)目眾多電容和電阻電路的正確波形變得非常復(fù)雜以推導(dǎo)一個(gè)具有數(shù)目眾多電容和電阻電路的正確波形變得非常復(fù)雜以至沒(méi)有求解的可能，可采用至沒(méi)有求解的可能，可采用ElmoreElmore延時(shí)模型延時(shí)模型進(jìn)行快速估算進(jìn)行快速估算 RCRC樹(shù)，具有如下性質(zhì)：樹(shù)，具有如下性質(zhì)：（1）只有一個(gè)輸入節(jié)點(diǎn)）只有一個(gè)輸入節(jié)點(diǎn)（2）電容在節(jié)點(diǎn)和地之間）電容在節(jié)點(diǎn)和地之間（3）無(wú)電路回路）無(wú)電路回路路徑電阻路徑電阻Rii：

23、在源節(jié)點(diǎn)：在源節(jié)點(diǎn)s 和該電路的任何節(jié)點(diǎn)之間存在的唯和該電路的任何節(jié)點(diǎn)之間存在的唯一路徑一路徑43144RRRR共享路徑電阻共享路徑電阻Rik：在源節(jié)點(diǎn)：在源節(jié)點(diǎn)s 到節(jié)點(diǎn)到節(jié)點(diǎn)k和節(jié)點(diǎn)和節(jié)點(diǎn)i這兩條路徑這兩條路徑共享電阻共享電阻)()(kspathispathRRRjjik314RRRiElmore延時(shí)：假設(shè)這一網(wǎng)絡(luò)的延時(shí)：假設(shè)這一網(wǎng)絡(luò)的N個(gè)節(jié)點(diǎn)中的每一個(gè)都被放個(gè)節(jié)點(diǎn)中的每一個(gè)都被放電至地，并且在電至地，并且在t=0時(shí)在節(jié)點(diǎn)時(shí)在節(jié)點(diǎn)s上加一個(gè)階躍輸入，于是，上加一個(gè)階躍輸入，于是，在節(jié)點(diǎn)在節(jié)點(diǎn)i處的處的Elmore延時(shí)為：延時(shí)為：ikNkkDiRC1iiDiCRRRCRRCRRCRCR)()

24、()(314313312111無(wú)分支的無(wú)分支的RC鏈（梯形鏈）：鏈（梯形鏈）：在節(jié)點(diǎn)在節(jié)點(diǎn)i處的處的Elmore延時(shí)為：延時(shí)為：iiDiCRRRCRRCR)()(2122111 無(wú)分支無(wú)分支RC 鏈的 Elmore 延時(shí)當(dāng)導(dǎo)線由 N 個(gè)等長(zhǎng)的導(dǎo)線段（ r ，c ) 組成時(shí)：當(dāng) N 很大時(shí)：兩個(gè)重要的結(jié)論兩個(gè)重要的結(jié)論: : 一條導(dǎo)線的延時(shí)是它長(zhǎng)度的二次函數(shù)一條導(dǎo)線的延時(shí)是它長(zhǎng)度的二次函數(shù). . 分布分布rcrc線的延時(shí)是按集總線的延時(shí)是按集總RCRC模型預(yù)測(cè)的延時(shí)一半。后者把總模型預(yù)測(cè)的延時(shí)一半。后者把總的電阻和電容合成了兩個(gè)單個(gè)的元件，因而具有時(shí)間常數(shù)的電阻和電容合成了兩個(gè)單個(gè)的元件，因而具

25、有時(shí)間常數(shù)RCRC74傳輸門鏈的延時(shí)傳輸門鏈的延時(shí)延時(shí)隨著鏈延時(shí)隨著鏈中開(kāi)關(guān)數(shù)目中開(kāi)關(guān)數(shù)目的增加而迅的增加而迅速增加速增加75傳輸門鏈的優(yōu)化傳輸門鏈的優(yōu)化解決長(zhǎng)延時(shí)的辦法：解決長(zhǎng)延時(shí)的辦法： 每隔每隔m m個(gè)傳輸門開(kāi)關(guān)，個(gè)傳輸門開(kāi)關(guān)，切斷串聯(lián)鏈切斷串聯(lián)鏈并插入一個(gè)并插入一個(gè)緩沖器緩沖器，每個(gè)緩沖器的，每個(gè)緩沖器的延時(shí)為延時(shí)為t tbufbuf。 得到延時(shí)與開(kāi)關(guān)數(shù)目得到延時(shí)與開(kāi)關(guān)數(shù)目n n成線性關(guān)系，緩沖器之成線性關(guān)系，緩沖器之間開(kāi)關(guān)的最優(yōu)數(shù)目可通間開(kāi)關(guān)的最優(yōu)數(shù)目可通過(guò)過(guò)m moptopt求導(dǎo)求導(dǎo)76例例2 2：假設(shè)：假設(shè)2020個(gè)最小尺寸的傳輸門串聯(lián)在一起，每一個(gè)門的平均電阻為個(gè)最小尺寸的傳輸

26、門串聯(lián)在一起，每一個(gè)門的平均電阻為10K,10K,節(jié)點(diǎn)電容節(jié)點(diǎn)電容C C為為5fF5fF。 1 1、計(jì)算傳輸門鏈的延時(shí)。、計(jì)算傳輸門鏈的延時(shí)。2 2、為了解決長(zhǎng)延時(shí)問(wèn)題，采、為了解決長(zhǎng)延時(shí)問(wèn)題，采用插入緩沖器（每個(gè)緩沖器的延時(shí)為用插入緩沖器（每個(gè)緩沖器的延時(shí)為80ps80ps）的方法，計(jì)算最短的延時(shí)。）的方法，計(jì)算最短的延時(shí)。答：答：1 1、傳輸門鏈的延時(shí)、傳輸門鏈的延時(shí) 0.690.695fF5fF10K10K(20+21)/2=7.245ns(20+21)/2=7.245ns2 2、每隔、每隔m m個(gè)傳輸門開(kāi)關(guān)，切斷串聯(lián)鏈并插入一個(gè)緩沖器，最優(yōu)個(gè)傳輸門開(kāi)關(guān)，切斷串聯(lián)鏈并插入一個(gè)緩沖器，最優(yōu)

27、m m數(shù)目數(shù)目 2.1522.152 0.690.695fF5fF10K10K20(2+1)/2+20(2+1)/2+（20/2-120/2-1）80ps=1.755ns80ps=1.755ns77分布分布RC線線節(jié)點(diǎn)節(jié)點(diǎn)i處的電壓可以通過(guò)求處的電壓可以通過(guò)求解微分方程來(lái)確定：解微分方程來(lái)確定：LrVVVVtVLciiiii)()(1122xVtVrc時(shí)，當(dāng)0L V是導(dǎo)線上一個(gè)特定點(diǎn)的電壓，是導(dǎo)線上一個(gè)特定點(diǎn)的電壓，x是該點(diǎn)和信號(hào)源之間的距離是該點(diǎn)和信號(hào)源之間的距離RCteeRCttRCerfctVRCtRCtout4641. 95359. 2366. 0366. 10 . 1)4(27800

28、.511.522.533.544.5500.511.522.5time (nsec)voltage (V)x= L/10 x = L/4 x = L/2 x= L 一條導(dǎo)線一條導(dǎo)線對(duì)階躍輸入的對(duì)階躍輸入的響應(yīng)，畫出導(dǎo)響應(yīng)，畫出導(dǎo)線上不同點(diǎn)處線上不同點(diǎn)處隨時(shí)間的波形隨時(shí)間的波形，在長(zhǎng)導(dǎo)線中在長(zhǎng)導(dǎo)線中會(huì)引起相當(dāng)長(zhǎng)會(huì)引起相當(dāng)長(zhǎng)的延時(shí)的延時(shí)79RC-Models集總和分布集總和分布RC網(wǎng)絡(luò)的階躍響應(yīng)比較網(wǎng)絡(luò)的階躍響應(yīng)比較用用SPICESPICE模擬的多晶硅線的傳輸延遲模擬的多晶硅線的傳輸延遲 集總集總C與分布與分布RC的選擇規(guī)則：的選擇規(guī)則：何時(shí)考慮何時(shí)考慮RC延時(shí)，經(jīng)驗(yàn)規(guī)則：延時(shí)，經(jīng)驗(yàn)規(guī)則：（1）r

29、c延時(shí)只是在延時(shí)只是在tpRC近似或超過(guò)驅(qū)動(dòng)門近似或超過(guò)驅(qū)動(dòng)門的的tpgate時(shí)才考時(shí)才考慮慮臨界長(zhǎng)度：臨界長(zhǎng)度：RCtLpgatecrit38. 0當(dāng)互連線超過(guò)這個(gè)臨界長(zhǎng)度時(shí)，當(dāng)互連線超過(guò)這個(gè)臨界長(zhǎng)度時(shí)，RC延時(shí)才占主要地位延時(shí)才占主要地位（2）rc延時(shí)只是在輸入信號(hào)的上升（下降）小于導(dǎo)線延時(shí)只是在輸入信號(hào)的上升（下降）小于導(dǎo)線的上升（下降）時(shí)間時(shí)，才考慮。的上升（下降）時(shí)間時(shí)，才考慮。tr=R)/2=Rs sC Cw w或或L=2RL=2Rs s/r/r時(shí)時(shí), , 由導(dǎo)線引起的延時(shí)將變成主要的延由導(dǎo)線引起的延時(shí)將變成主要的延時(shí)時(shí). . 現(xiàn)在假設(shè)一個(gè)電源內(nèi)阻為現(xiàn)在假設(shè)一個(gè)電源內(nèi)阻為1K1K的驅(qū)動(dòng)器驅(qū)動(dòng)一條的驅(qū)動(dòng)器驅(qū)動(dòng)一條1um1um寬的寬的Al1Al1導(dǎo)線導(dǎo)線 (r=0.075(r=0.075/ /m), m), 根據(jù)經(jīng)驗(yàn)規(guī)則，此時(shí)臨界長(zhǎng)度為根據(jù)經(jīng)驗(yàn)規(guī)則，此時(shí)臨界長(zhǎng)度為2.