實(shí)驗(yàn)三 高性能模擬數(shù)字轉(zhuǎn)換技術(shù)

1、實(shí)驗(yàn)三 高性能模擬數(shù)字轉(zhuǎn)換技術(shù)一、實(shí)驗(yàn)?zāi)康?. 了解模擬數(shù)字轉(zhuǎn)換器（ADC）的工作原理。2. 掌握高性能模擬數(shù)字轉(zhuǎn)換器（ADC）的性能測試方法。二、實(shí)驗(yàn)儀器信號源HP E4432、示波器TDS3032、邏輯分析儀Agilent 1683AD和電源。三、實(shí)驗(yàn)原理ADC的指標(biāo)測試包括靜態(tài)和動態(tài)指標(biāo)測試。需要驗(yàn)證的是，利用ADC芯片設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)的動態(tài)指標(biāo)，也即實(shí)際工作中數(shù)據(jù)采集系統(tǒng)的性能參數(shù)能否滿足總體要求。ADC的動態(tài)指標(biāo)測試方法有很多，參數(shù)也有很多，工程中一般以ENOB作為主要評價參數(shù)，衡量數(shù)據(jù)采集系統(tǒng)實(shí)際工作時有效的位數(shù)，綜合衡量實(shí)際工作時ADC的噪聲均方值與理想ADC標(biāo)識分辨率情況下的

2、量化噪聲。也就是說，在給定的測試環(huán)境中，一個實(shí)際10位ADC的ENOB為9位時，那么它的實(shí)際分辨率與9位理想ADC相同。因此用ENOB更能描述工作中ADC的實(shí)際采樣精度。ENOB的測量與輸入信號源的性能以及單頻信號的頻率和幅度都有關(guān)，其測試方法如圖1所示。高穩(wěn)定度單頻信號源ADC同步FIFO或邏輯分析儀PC時鐘fsfaNN圖1 FFT測試框圖1. 采用單頻正弦信號fa輸入到ADC，ADC以采樣頻率fs對外部輸入的單頻信號進(jìn)行采樣；2. 保存ADC的M次采樣結(jié)果，對ADC采樣結(jié)果進(jìn)行快速傅里葉變換（FFT），從頻譜圖中計(jì)算SINAD；3. 有效位數(shù)ENOB（SINAD）。SINAD通過FFT運(yùn)算

3、結(jié)果和下式計(jì)算得到。 式中，S為基頻信號能量，頻譜圖中基頻單元附近幅度之和，N為噪聲能量，頻譜圖中除直流與信號分量外所有頻譜分量能量之和。對實(shí)信號的頻譜轉(zhuǎn)換，頻譜圖中有效頻率范圍是（為采樣頻率），頻率分辨率為（M為FFT點(diǎn)數(shù)），噪聲基底可表示信噪比與FFT增益之和，F(xiàn)FT增益為。由于FFT算法是基于對記錄時間中信號周期延拓的變換，這種周期延拓造成數(shù)據(jù)被突然截?cái)?，頻譜分量將從其正常范圍擴(kuò)展，形成頻譜的“泄露”。為避免這種現(xiàn)象，在進(jìn)行測試時要求輸入信號的頻率為頻率分辨率的整數(shù)倍，同時要求信號源具有高穩(wěn)定度、低相位噪聲，輸出幅度為ADC滿量程。ADC的采樣結(jié)果可以保存在存儲器中，也可以用邏輯分析儀記

4、錄。下面舉例說明ADC性能的測試方法。采用Agilent 1683AD邏輯分析儀記錄8192點(diǎn)采集數(shù)據(jù)。將該數(shù)據(jù)導(dǎo)入到計(jì)算機(jī)中，利用MATLAB程序讀取并作FFT，結(jié)果如圖2所示。SFDR：78dB圖2 ADC采集結(jié)果的頻譜圖由圖2計(jì)算可得，SINAD為58.09dB，8192點(diǎn)FFT的增益為36.1236dB，噪聲基底94.21dB，通過計(jì)算得到ENOB等于9.36bit?？梢娫摂?shù)據(jù)采集系統(tǒng)的動態(tài)有效位數(shù)可達(dá)9.36bit。同時，從頻譜圖中還可以得到該數(shù)據(jù)采集系統(tǒng)的無雜散動態(tài)范圍SFDR為78dB。在模數(shù)轉(zhuǎn)換器應(yīng)用中，F(xiàn)FT計(jì)算是一個很有效的評估工具。采用FFT方法，可以準(zhǔn)確地評估數(shù)據(jù)采集系

5、統(tǒng)的眾多性能參數(shù)。四、實(shí)驗(yàn)電路 圖3 采用AD9042 ADC構(gòu)成的數(shù)據(jù)采集系統(tǒng)由ADI公司的AD9042構(gòu)成的數(shù)據(jù)采集系統(tǒng)原理圖如圖3所示。AD9042是典型的誤差校正子區(qū)式（Error Corrected Subranging）ADC，兩級子ADC分別完成最高6位的轉(zhuǎn)換和低7位的轉(zhuǎn)換，其中1位用于誤差校正。其最高采樣頻率為41MSPS，位寬12bit，數(shù)字輸出補(bǔ)碼格式，內(nèi)部含有采樣保持電路和參考電源，最高80dB的無雜散動態(tài)噪聲范圍（SFDR），芯片單5V供電，數(shù)字電源與模擬電源分開，功耗僅為595mW。采樣時鐘信號直接來自頻率綜合器等高性能信號源，采用正弦波變壓器耦合，保證時鐘信號穩(wěn)定可

6、靠、低相位噪聲、無諧波失真。其次，采用內(nèi)部參考信號作為ADC的采樣電源基準(zhǔn)。單端信號驅(qū)動ADC工作，由于外部信號電壓范圍與AD9042不一致，因此必須進(jìn)行信號調(diào)理，完成對輸入信號帶限濾波以及電平的匹配。AD9042的參考基準(zhǔn)電壓為2.4V，規(guī)定的輸入信號范圍是Vref±0.5V，而實(shí)際外部輸入信號可以為±。選用超低失真、寬帶電壓反饋運(yùn)放AD9631完成隔離和電平轉(zhuǎn)換任務(wù)，如圖3所示，可以推導(dǎo)出實(shí)際輸入模擬信號VA-INPUT與ADC輸入信號VAIN之間的關(guān)系： 由給定的電阻數(shù)值，調(diào)節(jié)W1可得：，滿足AD9042輸入要求。為避免數(shù)字電源對模擬電源的干擾，影響AD9042的精度

7、，AD9042的數(shù)字模擬電源分開供電。信號采集板上數(shù)字邏輯部分用5VD電源，而AD9042的模擬電源則用±5VA供電。同時采用磁珠和電容對電源分別進(jìn)行去耦濾波，盡可能在器件的電源端和相應(yīng)的地線就近加去耦電容。在AD9042的數(shù)據(jù)輸出線上串聯(lián)100電阻，并采用74FCT16374鎖存器鎖存ADC采樣結(jié)果，限制了其輸出端的負(fù)載電容和輸出電流。鎖存脈沖應(yīng)嚴(yán)格設(shè)計(jì)，保證74FCT16374的鎖存數(shù)據(jù)的建立時間與保持時間。鎖存器輸出信號采用差分隔離，利用26C31將鎖存的單端信號轉(zhuǎn)換為差分信號進(jìn)行傳輸，抑制數(shù)字信號傳輸過程中的共模干擾。在接收端利用26C32再將差分信號還原成TTL電平形式進(jìn)行

8、數(shù)字處理。五、實(shí)驗(yàn)內(nèi)容及步驟1. 連接方式模數(shù)轉(zhuǎn)換部分（ADC）邏輯分析儀信號源HP E4432輸入模擬信號供電信號源HP E4432采樣時鐘信號圖4 ADC測試連接原理框圖2. 測試方法和步驟按圖3連接，將信號源HP E4432接到ADC的I通道上，再將信號源HP E4432接到ADC的采樣時鐘信號上， ADC的輸出接到邏輯分析儀Agilent 1683AD上。信號源HP E4432幅度調(diào)整到以內(nèi)，頻率調(diào)整到200KHz，產(chǎn)生單一正弦信號，送給I通道；信號源HP E4432幅度調(diào)整到5dBm，頻率調(diào)整到8MHz，產(chǎn)生單一正弦信號，送給ADC作采樣時鐘。改變I通道信號源頻率再進(jìn)行測試并記錄。同樣的方法再進(jìn)行Q通道模數(shù)轉(zhuǎn)換器測試。3. 測試結(jié)果將測試結(jié)果填入表1。表1 測試數(shù)據(jù)輸入信號頻率支路Amp(dBm)EOB(bit)支路Amp(dBm)EOB(bit)F=200 kHzI-10Q-10-8-8-6-6F=100 kHzI-10Q-10-8-8-6-6六、實(shí)驗(yàn)報(bào)告1. 處理記