FPGA應(yīng)用系統(tǒng)設(shè)計(jì)

1、FPGAFPGA應(yīng)用系統(tǒng)設(shè)計(jì)應(yīng)用系統(tǒng)設(shè)計(jì)潘穎潘穎可編程邏輯器件可編程邏輯器件 ASIC專用集成電路通用集成電路專用集成電路 PLD可編程邏輯器件軟件配置和編程實(shí)現(xiàn)特定功能可擦寫靈活性、成本、周期 規(guī)模、內(nèi)部實(shí)現(xiàn)規(guī)模、內(nèi)部實(shí)現(xiàn)PLDPLD的分類的分類PLDPLDSPLDSPLDCPLDCPLDFPGAFPGAPROMPALPLAGAL 工藝工藝PLDPLD的分類的分類PLDPLD熔絲、反熔絲熔絲、反熔絲UEPROMUEPROMEEPROMEEPROMSRAMSRAM非易失性器件非易失性器件掉電保持掉電保持易失性器件易失性器件掉電丟失掉電丟失 7075PROM，EPROM，EEPROM 7580P

2、AL、GAL 8090CPLD、FPGA 90SoPC、SoCPLDPLD的發(fā)展過程的發(fā)展過程 PROM （Programmable Read Only Memory）工作原理與或陣列形式，因此也能夠方便地實(shí)現(xiàn)多輸入多輸出組合函數(shù)PLDPLD的發(fā)展與變化的發(fā)展與變化 PAL可編程邏輯陣列結(jié)構(gòu)：與陣列可編程或陣列固定PLDPLD的發(fā)展與變化的發(fā)展與變化與陣列與陣列或陣列或陣列觸發(fā)器輸入輸出輸入輸出單元單元輸入輸出輸入輸出單元單元 GAL輸出可編輯邏輯陣列在PAL基礎(chǔ)上增加OLMC CPLD（Complex Programmable Logic Device）PLDPLD的發(fā)展與變化的發(fā)展與變化結(jié)

3、構(gòu)：簡(jiǎn)單可編程邏輯單元塊（SPLD塊）、公共可編程互連矩陣互連矩陣中的可編程開關(guān)可以是EPROM、E2PROM、Flash ROM或SRAM FPGA現(xiàn)場(chǎng)可編程邏輯門陣列結(jié)構(gòu)：可配置邏輯模塊、可配置I/O模塊、嵌入式器件、可編程互連工藝：SRAM編程PLDPLD的發(fā)展與變化的發(fā)展與變化 EDA電子設(shè)計(jì)自動(dòng)化 FPGA/CPLD的開發(fā)流程PLDPLD的開發(fā)的開發(fā)原理圖/HDL文本編輯綜合FPGA/CPLD適配FPGA/CPLD編程下載編程下載FPGA/CPLD器件和電路系統(tǒng)時(shí)序與功能門級(jí)仿真1、功能仿真、功能仿真2、時(shí)序仿真、時(shí)序仿真邏輯綜合器邏輯綜合器結(jié)構(gòu)綜合器結(jié)構(gòu)綜合器功能仿真功能仿真 自頂

4、向下設(shè)計(jì)方法Top-DownFPGAFPGA的開發(fā)流程的開發(fā)流程 電路設(shè)計(jì)方案論證、FPGA芯片選擇系統(tǒng)設(shè)計(jì) 功能模塊劃分 設(shè)計(jì)輸入將系統(tǒng)或電路輸入EDA工具原理圖輸入 早期 、小規(guī)模HDL（硬件描述語言）輸入 普通HDL 行為HDLFPGAFPGA的開發(fā)流程的開發(fā)流程 功能仿真前仿真電路邏輯功能驗(yàn)證功能模塊、測(cè)試向量只檢測(cè)邏輯，不檢測(cè)時(shí)序 綜合將硬件描述語言的RTL 級(jí)代碼轉(zhuǎn)變?yōu)殚T級(jí)網(wǎng)表邏輯連接網(wǎng)表，非真實(shí)電路設(shè)計(jì)輸入需要可綜合FPGAFPGA的開發(fā)流程的開發(fā)流程 綜合后仿真檢測(cè)綜合結(jié)果是否與原設(shè)計(jì)一致考慮門的延時(shí)不考慮線延時(shí)速度、面積、負(fù)載、環(huán)境 布局布線將綜合生成的網(wǎng)表配置到具體fpga上速度、面積FPGAFPGA的開發(fā)流程的開發(fā)流程 時(shí)序仿真后