(完整版)以太網(wǎng)MII接口類(lèi)型大全_MII、RMII、SMII、SSMII、SSSMII、GMII、

1、MII 接口類(lèi)型MII 是英文 MediumIndependent Interface 的縮寫(xiě)，翻譯成中文是“介質(zhì)獨(dú)立接口”，該接口一般應(yīng)用于以太網(wǎng)硬件平臺(tái)的MAC層和 PHY 層之間， MII 接口的類(lèi)型有很多，常用的有 MII 、 RMII 、 SMII 、 SSMII 、 SSSMII 、 GMII 、 RGMII 、 SGMII 、TBI 、 RTBI 、 XGMII 、 XAUI 、 XLAUI 等。下面對(duì)它們進(jìn)行一一介紹。MII接口：示示TXD3:0 ：數(shù)據(jù)發(fā)送信號(hào)，共4 根信號(hào)線；RXD3:0 ：數(shù)據(jù)接收信號(hào)，共4 根信號(hào)線；TX_ER(Transmit Error) ：發(fā)送數(shù)據(jù)

2、錯(cuò)誤提示信號(hào)，同步于TX_ER 有效期內(nèi)傳輸?shù)臄?shù)據(jù)無(wú)效。對(duì)于10Mbps 速率下，RX_ER(Receive Error) ：接收數(shù)據(jù)錯(cuò)誤提示信號(hào)，同步于RX_ER 有效期內(nèi)傳輸?shù)臄?shù)據(jù)無(wú)效。對(duì)于10Mbps 速率下，TX_CLK ，高電平有效，表TX_ER 不起作用；RX_CLK ，高電平有效，表RX_ER 不起作用；TX_EN(Transmit Enable) ： 發(fā)送使能信號(hào)，只有在TX_EN 有效期內(nèi)傳的數(shù)據(jù)才有效；RX_DV(Reveive Data Valid) ： 接收數(shù)據(jù)有效信號(hào)，作用類(lèi)似于發(fā)送通道的TX_EN ；TX_CLK ：發(fā)送參考時(shí)鐘，100Mbps 速率下，時(shí)鐘頻率為2

3、5MHz ， 10Mbps 速率下，時(shí)鐘頻率為2.5MHz 。注意， TX_CLK時(shí)鐘的方向是從PHY 側(cè)指向 MAC 側(cè)的， 因此此時(shí)鐘是由 PHY 提供的。RX_CLK ：接收數(shù)據(jù)參考時(shí)鐘，100Mbps 速率下， 時(shí)鐘頻率為25MHz ，10Mbps 速率下，時(shí)鐘頻率為2.5MHz 。 RX_CLK也是由 PHY 側(cè)提供的。CRS： Carrier Sense，載波偵測(cè)信號(hào)，不需要同步于參考時(shí)鐘，只要有數(shù)據(jù)傳輸，CRS就有效，另外，CRS只在半雙工模式下有效；COL ：Collision Detectd ，沖突檢測(cè)信號(hào)，不需要同步于參考時(shí)鐘，只在半雙工模式下有效。MII接口一共有16 根

4、線 (TX_CLK, RX_CLK未記入)。MII 接口類(lèi)型RMII接口：RMII即Reduced MII，是 MII的簡(jiǎn)化板，信號(hào)線數(shù)量由MII的 14 根減少為7 根(CLK_REF為外部時(shí)鐘源)。TXD1:0 ：數(shù)據(jù)發(fā)送信號(hào)線，數(shù)據(jù)位寬為2，是RXD1:0 ：數(shù)據(jù)接收信號(hào)線，數(shù)據(jù)位寬為2，是TX_EN(Transmit Enable) ：數(shù)據(jù)發(fā)送使能信號(hào)，與MII 接口的一半；MII 接口的一半；MII 接口中的該信號(hào)線功能一樣；RX_ER(Receive Error) ：數(shù)據(jù)接收錯(cuò)誤提示信號(hào)，與MII 接口中的該信號(hào)線功能一樣；CLK_REF ：是由外部時(shí)鐘源提供的50MHz 參考時(shí)鐘

5、，與MII 接口不同， MII 接口中的接收時(shí)鐘和發(fā)送時(shí)鐘是分開(kāi)的，而且都是由PHY 芯片提供給MAC 芯片的。這里需要注意的是，由于數(shù)據(jù)接收時(shí)鐘是由外部晶振提供而不是由載波信號(hào)提取，所以在PHY 層芯片內(nèi)的數(shù)據(jù)接收部分需要設(shè)計(jì)一個(gè)FIFO，用來(lái)協(xié)調(diào)兩個(gè)不同的時(shí)鐘。CRS_DV ：此信號(hào)是由MII 接口中的RX_DV和 CRS 兩個(gè)信號(hào)合并而成。當(dāng)介質(zhì)不空閑時(shí)， CRS_DV 和 RE_CLK 相異步的方式給出。當(dāng) CRS 比 RX_DV 早結(jié)束時(shí) (即載波消失而隊(duì)列中還有數(shù)據(jù)要傳輸時(shí))，就會(huì)出現(xiàn)CRS_DV 在半位元組的邊界以25MHz/2.5MHz的頻率在 0、1 之間的來(lái)回切換。 因此，

6、MAC 能夠從CRS_DV 中精確的恢復(fù)出RX_DV 和 CRS。在 100Mbps 速率時(shí)， TX/RX每個(gè)時(shí)鐘周期采樣一個(gè)數(shù)據(jù)；在10Mbps 速率時(shí)， TX/RX每隔 10 個(gè)周期采樣一個(gè)數(shù)據(jù)，因而TX/RX 數(shù)據(jù)需要在數(shù)據(jù)線上保留10 個(gè)周期，相當(dāng)于一個(gè)數(shù)據(jù)發(fā)送10 次。當(dāng) PHY 層芯片收到有效的載波信號(hào)后，CRS_DV 信號(hào)變?yōu)橛行?，此時(shí)如果FIFO 中還沒(méi)有數(shù)據(jù)，則它會(huì)發(fā)送出全0 的數(shù)據(jù)給MAC ，然后當(dāng)FIFO 中填入有效的數(shù)據(jù)幀，數(shù)據(jù)幀的開(kāi)頭是“ 101010- ”交叉的前導(dǎo)碼，當(dāng)數(shù)據(jù)中出現(xiàn)“01”的比特時(shí)，代表正式數(shù)據(jù)傳輸開(kāi)始， MAC 芯片檢測(cè)到這一變化，從而開(kāi)始接收數(shù)據(jù)

7、。當(dāng)外部載波信號(hào)消失后，CRS_DV會(huì)變?yōu)闊o(wú)效，但如果FIFO 中還有數(shù)據(jù)要發(fā)送時(shí)，CRS_DV 在下一周期又會(huì)變?yōu)橛行В缓笤贌o(wú)效再有效，知道FIFO 中數(shù)據(jù)發(fā)送完為止。SMII 接口：SMII 即 Serial MII ，串行 MII 的意思，跟RMII 相比，信號(hào)線數(shù)據(jù)進(jìn)一步減少到3 根；MII 接口類(lèi)型TXD ：發(fā)送數(shù)據(jù)信號(hào)，位寬為1；RXD ：接收數(shù)據(jù)信號(hào)，位寬為1；SYNC ：收發(fā)數(shù)據(jù)同步信號(hào)，每10 個(gè)時(shí)鐘周期置1 次高電平，指示同步。CLK_REF ：所有端口共用的一個(gè)參考時(shí)鐘，頻率為125MHz ，為什么100Mbps用 125MHz 時(shí)鐘？因?yàn)樵诿? 位數(shù)據(jù)中會(huì)插入2 位控

8、制信號(hào)，請(qǐng)看下面介紹。速率要TXD/RXD以 10 比特為一組，以SYNC 為高電平來(lái)指示一組數(shù)據(jù)的開(kāi)始，在SYNC 變高后的10 個(gè)時(shí)鐘周期內(nèi)，TXD 上依次輸出的數(shù)據(jù)是：TXD7:0 、 TX_EN 、TX_ER ，控制信號(hào)的含義與 MII 接口中的相同； RXD 上依次輸出的數(shù)據(jù)是： RXD7:0 、 RX_DV 、CRS， RXD7:0 的含義與 RX_DV 有關(guān)，當(dāng) RX_DV 為有效時(shí) (高電平 )， RXD7:0 上傳輸?shù)氖俏锢韺咏邮盏臄?shù)據(jù)。 當(dāng) RX_DV 為無(wú)效時(shí) (低電平 )，RXD7:0 上傳輸?shù)氖俏锢韺拥臓顟B(tài)信息數(shù)據(jù)。見(jiàn)下表：當(dāng)速率為10Mbps時(shí)，每一組數(shù)據(jù)要重復(fù)10

9、 次，MAC/PHY芯片每10 個(gè)周期采樣一次。MAC/PHY芯片在接收到數(shù)據(jù)后會(huì)進(jìn)行串/并轉(zhuǎn)換。SSMII 接口：SSMII 即 Serial Sync MII ，叫串行同步接口，跟SMII 接口很類(lèi)似，只是收發(fā)使用獨(dú)立的參考時(shí)鐘和同步時(shí)鐘，不再像 SMII 那樣收發(fā)共用參考時(shí)鐘和同步時(shí)鐘，傳輸距離比SMII更遠(yuǎn)。MII 接口類(lèi)型SSSMII 接口：SSSMII 即 Source Sync Serial MII ，叫源同步串行MII 接口， SSSMII 與 SSMII 的區(qū)別在于參考時(shí)鐘和同步時(shí)鐘的方向，SSMII 的 TX/RX 參考時(shí)鐘和同步時(shí)鐘都是由PHY 芯片提供的，而 SSSMI

10、I 的 TX 參考時(shí)鐘和同步時(shí)鐘是由MAC 芯片提供的， RX 參考時(shí)鐘和同步時(shí)鐘是由 PHY 芯片提供的，所以顧名思義叫源同步串行。GMII接口：與 MII 接口相比， GMII 的數(shù)據(jù)寬度由4 位變?yōu)?8 位，GMII 接口中的控制信號(hào)如TX_ER 、TX_EN 、RX_ER 、RX_DV 、CRS 和 COL 的作用同 MII 接口中的一樣， 發(fā)送參考時(shí)鐘GTX_CLK和接收參考時(shí)鐘RX_CLK 的頻率均為125MHz(1000Mbps/8=125MHz)。在這里有一點(diǎn)需要特別說(shuō)明下，那就是發(fā)送參考時(shí)鐘GTX_CLK ，它和MII接口中的TX_CLK是不同的， MII 接口中的TX_CL

11、K是由 PHY 芯片提供給MAC 芯片的，而GMII接口中的 GTX_CLK是由 MAC 芯片提供給PHY 芯片的。兩者方向不一樣。在實(shí)際應(yīng)用中，絕大多數(shù)GMII 接口都是兼容MII 接口的，所以，一般的GMII 接口都有兩個(gè)發(fā)送參考時(shí)鐘：TX_CLK 和 GTX_CLK( 兩者的方向是不一樣的，前面已經(jīng)說(shuō)過(guò)了)，在用作 MII 模式時(shí)，使用TX_CLK和 8 根數(shù)據(jù)線中的4 根。MII 接口類(lèi)型RGMII接口：RGMII 即 Reduced GMII ，是 RGMII 的簡(jiǎn)化版本，將接口信號(hào)線數(shù)量從24 根減少到14根(COL/CRS 端口狀態(tài)指示信號(hào)，這里沒(méi)有畫(huà)出)，時(shí)鐘頻率仍舊為125M

12、Hz ， TX/RX數(shù)據(jù)寬度從 8 為變?yōu)?4 位，為了保持 1000Mbps 的傳輸速率不變，RGMII 接口在時(shí)鐘的上升沿和下降沿都采樣數(shù)據(jù)。在參考時(shí)鐘的上升沿發(fā)送GMII 接口中的TXD3:0/RXD3:0，在參考時(shí)鐘的下降沿發(fā)送GMII接口中的TXD7:4/RXD7:4。 RGMI同時(shí)也兼容100Mbps 和10Mbps 兩種速率，此時(shí)參考時(shí)鐘速率分別為25MHz 和 2.5MHz 。TX_EN 信號(hào)線上傳送TX_EN 和 TX_ER 兩種信息，在 TX_CLK 的上升沿發(fā)送TX_EN ，下降沿發(fā)送TX_ER ；同樣的， RX_DV信號(hào)線上也傳送RX_DV和 RX_ER 兩種信息，在R

13、X_CLK的上升沿發(fā)送RX_DV ，下降沿發(fā)送RX_ER 。MII 接口類(lèi)型SGMII接口：SGMII 即 Serial GMII ，串行 GMII ，收發(fā)各一對(duì)差分信號(hào)線，時(shí)鐘頻率625MHz ，在時(shí)鐘信號(hào)的上升沿和下降沿均采樣，參考時(shí)鐘RX_CLK由 PHY 提供，是可選的，主要用于MAC 側(cè)沒(méi)有時(shí)鐘的情況，一般情況下， RX_CLK不使用。 收發(fā)都可以從數(shù)據(jù)中恢復(fù)出時(shí)鐘。在 TXD 發(fā)送的串行數(shù)據(jù)中，每 8 比特?cái)?shù)據(jù)會(huì)插入TX_EN/TX_ER兩比特控制信息，同樣，在 RXD 接收數(shù)據(jù)中，每8 比特?cái)?shù)據(jù)會(huì)插入RX_DV/RX_ER兩比特控制信息，所以總的數(shù)據(jù)速率為1.25Gbps=625

14、Mbps*2.其實(shí)，大多數(shù)MAC 芯片的 SGMII 接口都可以配置成SerDes 接口 (在物理上完全兼容，只需配置寄存器即可)，直接外接光模塊，而不需要PHY層芯片，此時(shí)時(shí)鐘速率仍舊是625MHz ，不過(guò)此時(shí)跟SGMII 接口不同， SGMII 接口速率被提高到1.25Gbps 是因?yàn)椴迦肓丝刂菩畔ⅲ?而 SerDes 端口速率被提高是因?yàn)檫M(jìn)行了8B/10B 變換，本來(lái) 8B/10B 變換是 PHY芯片的工作，在SerDes 接口中，因?yàn)橥饷娌唤覲HY 芯片，此時(shí)8B/10B 變換在 MAC 芯片中完成了。 8B/10B 變換的主要作用是擾碼，讓信號(hào)中不出現(xiàn)過(guò)長(zhǎng)的連“0”和連“ 1”情況，

15、影響時(shí)鐘信息的提取，關(guān)于8B/10B 變換知識(shí)，我后續(xù)會(huì)單獨(dú)介紹。TBI 接口：TBI 即 Ten Bit Interface 的意思， 接口數(shù)據(jù)位寬由GMII 接口的 8 位增加到10 位，其實(shí)，TBI 接口跟 GMII 接口的差別不是很大，多出來(lái)的2 位數(shù)據(jù)主要是因?yàn)樵赥BI 接口下， MAC芯片在將數(shù)據(jù)發(fā)給PHY 芯片之前進(jìn)行了8B/10B 變換 (8B/10B 變換本是在PHY 芯片中完成的，前面已經(jīng)說(shuō)過(guò)了)，另外， RX_CLK+/- 是從接收數(shù)據(jù)中恢復(fù)出來(lái)的半頻時(shí)鐘，頻率為62.5MHz ， RX_CLK+/- 不是差分信號(hào)，而是兩個(gè)獨(dú)立的信號(hào)，兩者之間有180 度的相位差，在這兩

16、個(gè)時(shí)鐘的上升沿都采樣數(shù)據(jù)。RX_CLK+/- 也叫偽差分信號(hào)。除掉上面說(shuō)到的之外，剩下的信號(hào)都跟GMII 接口中的相同。MII 接口類(lèi)型大多數(shù)芯片的TBI 接口和 GMII 接口兼容。 在用作 TBI 接口時(shí)， CRS 和 COL 一般不用。RTBI ：RTBI 即 Reduced TBI ，簡(jiǎn)化版TBI ，接口數(shù)據(jù)位寬為5bit ，時(shí)鐘頻率為125MHz ，在時(shí)鐘的上升沿和下降沿都采樣數(shù)據(jù)，同 RGMII 接口一樣，TX_EN 線上會(huì)傳送TX_EN 和 TX_ER兩種信息，在時(shí)鐘的上升沿傳TX_EN ，下降沿傳 TX_ER ；RX_DV 線上傳送 RX_DV 和 RX_ER兩種信息，在RX_

17、CLK上升沿傳RX_DV ，下降沿傳RX_ER 。萬(wàn)兆以太網(wǎng)接口的端口速率為10Gbps，主要有 XGMII和 XAUI 兩種，另外還有HIGIG ，不過(guò) HIGIG 是 Broadcom 公司的私有標(biāo)準(zhǔn)，這里暫不介紹。XGMII接口：表示TXD31:0 ：數(shù)據(jù)發(fā)送通道，32 位并行數(shù)據(jù)。RXD31:0 ：數(shù)據(jù)接收通道，32 位并行數(shù)據(jù)。TXC3:0 ：發(fā)送通道控制信號(hào)，TXC=0 時(shí)，表示TXD上傳輸?shù)氖强刂谱址?。TXC3:0 分別對(duì)應(yīng)TXD 上傳輸?shù)氖菙?shù)據(jù)；TXD31:24,TXD23:16,TXC=1 時(shí)，TXD15:8,TXD7:0。RXC3:0：接收通道控制信號(hào)，RXC=0時(shí)，表示R

18、XD上傳輸?shù)氖菙?shù)據(jù)；RXC=1時(shí)，表示RXD上傳輸?shù)氖强刂谱址?。RXC3:0分別對(duì)應(yīng)RXD31:24,RXD23:16,RXD15:8,RXD7:0。TX_CLK ：TXD 和 TXC 的參考時(shí)鐘，時(shí)鐘頻率降沿都采樣數(shù)據(jù)。156.25MHz * 2 * 32 = 10Gbps。：RXD 和 RXC 的參考時(shí)鐘，時(shí)鐘頻率156.25MHz ，在時(shí)鐘信號(hào)的上升沿和下156.25MHz ，在時(shí)鐘信號(hào)的上升沿和下MII 接口類(lèi)型降沿都采樣數(shù)據(jù)。XGMII 接口共 74 根連線，單端信號(hào)，采用HSTL/SSTL_2 邏輯，端口電壓1.5V/2.5V ，由于 SSTL_2 的端口電壓高， 功耗大，現(xiàn)在已很少使用。 HSTL 即 High Speed Transceiver Logic ，高速發(fā)送邏輯的意思。 SSTL，即 Stub Series Terminated Logic ，短路終止邏輯，主要用于高速內(nèi)存接口， SSTL 目前存在兩種標(biāo)準(zhǔn)，SSTL_3 是 3.3V 標(biāo)準(zhǔn)； SSTL_2 是 2.5V 標(biāo)準(zhǔn)。XAUI接口：由于受電氣特性的影響， XGMII 接口的 PCB 走線最大傳輸距離僅有7cm ，并且 XGMII接口的連線數(shù)量太多， 給實(shí)際應(yīng)用帶來(lái)不便， 因此，在實(shí)際應(yīng)用中， XGMII接口通常被 XAUI接口