(完整版)以太網接口分析

1、以太網相關接口包括：MII/RMII/SMII 以及 GMII/RGMII/SGMII 接口MII 接口MII 接口提供了MAC 與 PHY之間、 PHY與 STA(Station Management) 之間的互聯技術，該接口支持MII10Mb/s 與接口可分為100Mb/s 的數據傳輸速率，數據傳輸的位寬為MAC 模式和 PHY模式，一般說來MAC 和4 位。PHY對接，但是MAC 和MAC也是可以對接的。以前的 10M 的 MAC 層芯片和物理層芯片之間傳送數據是通過一根數據線來進行的，其時鐘是 10M ，在 100M 中，如果也用一根數據線來傳送的話，時鐘需要100M ，這會帶來一些問

2、題，所以定義了MII 接口，它是用 4 根數據線來傳送數據的，這樣在傳送100M 數據時，時鐘就會由100M 降低為 25M ，而在傳送10M 數據時，時鐘會降低到2.5M ，這樣就實現了10M 和 100M 的兼容。MII 接口主要包括四個部分。一是從MAC 層到物理層的發(fā)送數據接口，二是從物理層到 MAC 層的接收數據接口，三是從物理層到MAC 層的狀態(tài)指示信號，四是MAC 層和物理層之間傳送控制和狀態(tài)信息的MDIO 接口。MII 接口的 MAC 模式定義：MII 接口 PHY模式定義：MDIO 接口包括兩根信號線： MDC 和 MDIO ，通過它， MAC 層芯片（或其它控制芯片）可以訪

3、問物理層芯片的寄存器 （前面 100M 物理層芯片中介紹的寄存器組， 但不僅限于 100M 物理層芯片， 10M 物理層芯片也可以擁有這些寄存器） ，并通過這些寄存器來對物理層芯片進行控制和管理。MDIO 管理接口如下：MDC：管理接口的時鐘，它是一個非周期信號，信號的最小周期（實際是正電平時間和負電平時間之和）為 400ns，最小正電平時間和負電平時間為 160ns，最大的正負電平時間無限制。它與 TX_CLK和 RX_CLK無任何關系。MDIO 是一根雙向的數據線。用來傳送MAC 層的控制信息和物理層的狀態(tài)信息。RMII 接口MII 接口也有一些不足之處，主要是其接口信號線很多，發(fā)送和接收

4、和指示接口有14根數據線 (不包括 MDIO 接口的信號線，因為其被所有MII 接口所共享 )，當交換芯片的端口數據較多時， 會造成芯片的管腳數目很多的問題，這給芯片的設計和單板的設計都帶來了一定的問題。為了解決這些問題，人們設計了兩種新的MII 接口，它們是 RMII 接口 (Reduced MII接口 )和 SMII 接口 (StreamMII 接口 )。這兩種接口都減少了MII 接口的數據線， 不過它們一般只用在以太網交換機的交換MAC芯片和多口物理層芯片中，而很少用于單口的MAC 層芯片和物理層芯片中。RMII 接口和 SMII接口都可以用于 10M 以太網和 100M 以太網，但不可

5、能用于 1000M 以太網，因為此時時鐘頻率太高，不可能實現。從圖中可以看到，RMII 接口相對于MII 接口減少了一半的連接線只有8 根接口線。TXD1:0：數據發(fā)送信號線，數據位寬為2，是 MII 接口的一半；RXD1:0：數據接收信號線，數據位寬為2，是 MII 接口的一半；TX_EN(Transmit Enable)：數據發(fā)送使能信號，與MII 接口中的該信號線功能一樣；RX_ER(Receive Error)：數據接收錯誤提示信號，與MII 接口中的該信號線功能一樣；CLK_REF：是由外部時鐘源提供的50MHz 參考時鐘，與 MII 接口不同， MII 接口中的接收時鐘和發(fā)送時鐘是

6、分開的，而且都是由PHY芯片提供給 MAC 芯片的。這里需要注意的是，由于數據接收時鐘是由外部晶振提供而不是由載波信號提取的，所以在PHY 層芯片內的數據接收部分需要設計一個FIFO，用來協調兩個不同的時鐘 ,在發(fā)送接收的數據時提供緩沖。 PHY層芯片的發(fā)送部分則不需要FIFO，它直接將接收到的數據發(fā)送到MAC 就可以了。CRS_DV：此信號是由 MII 接口中的 RX_DV和 CRS兩個信號合并而成。 當介質不空閑時， CRS_DV和 RE_CLK相異步的方式給出。當CRS比 RX_DV 早結束時 (即載波消失而隊列中還有數據要傳輸時 )，就會出現 CRS_DV在半位元組的邊界以25MHz/

7、2.5MHz的頻率在 0、 1 之間的來回切換。因此， MAC 能夠從 CRS_DV中精確的恢復出 RX_DV和 CRS。在 100Mbps 速率時， TX/RX 每個時鐘周期采樣一個數據；在10Mbps 速率時， TX/RX 每隔 10個周期采樣一個數據，因而TX/RX 數據需要在數據線上保留10個周期，相當于一個數據發(fā)送10次。當 PHY層芯片收到有效的載波信號后， CRS_DV信號變?yōu)橛行В?此時如果 FIFO中還沒有數據，則它會發(fā)送出全 0 的數據給 MAC，然后當 FIFO 中填入有效的數據幀，數據幀的開頭是“101010 -”交叉的前導碼，當數據中出現“01”的比特時，代表正式數據

8、傳輸開始，MAC芯片檢測到這一變化，從而開始接收數據。當外部載波信號消失后，CRS_DV會變?yōu)闊o效，但如果FIFO 中還有數據要發(fā)送時，CRS_DV在下一周期又會變?yōu)橛行?，然后再無效再有效，直到FIFO 中數據發(fā)送完為止。在接收過程中如果出現無效的載波信號或者無效的數據編碼，則RX_ER 會變?yōu)橛行?，表示物理層芯片接收出錯。SMII 接口SMII 即 Serial MII，串行 MII的意思，跟 RMII 相比，連線進一步減少到4 根；TXD：發(fā)送數據信號，位寬為1；RXD：接收數據信號，位寬為1；SYNC：收發(fā)數據同步信號，每10個時鐘周期置1 次高電平，指示同步。CLK_REF：所有端口共

9、用的一個參考時鐘， 頻率為 125MHz，為什么 100Mbps 速率要用 125MHz 時鐘？因為在每 8 位數據中會插入 2 位控制信號，請看下面介紹。TXD/RXD 以 10 比特為一組，以SYNC為高電平來指示一組數據的開始，在SYNC變高后的10 個時鐘周期內，TXD 上依次輸出的數據是：TXD7:0、TX_EN、 TX_ER，控制信號的含義與MII 接口中的相同；RXD 上依次輸出的數據是：RXD7:0、RX_DV、CRS， RXD7:0的含義與RX_DV有關，當 RX_DV為有效時 (高電平 )，RXD7:0上傳輸的是物理層接收的數據。當RX_DV為無效時 (低電平 )， RXD

10、7:0上傳輸的是物理層的狀態(tài)信息數據。GMII 接口與MII接口相比， GMII的數據寬度由4 位變?yōu)? 位，GMII接口中的控制信號如TX_ER、TX_EN、RX_ER、RX_DV、CRS和 COL的作用同MII 接口中的一樣，發(fā)送參考時鐘GTX_CLK和接收參考時鐘RX_CLK的頻率均為125MHz(1000Mbps/8=125MHz) 。在這里有一點需要特別說明下，那就是發(fā)送參考時鐘GTX_CLK，它和MII 接口中的TX_CLK是不同的，MII 接口中的 TX_CLK是由 PHY芯片提供給MAC 芯片的，而 GMII 接口中的 GTX_CLK是由 MAC 芯片提供給PHY芯片的。兩者方

11、向不一樣。在實際應用中，絕大多數GMII 接口都是兼容MII 接口的，所以，一般的GMII 接口都有兩個發(fā)送參考時鐘：TX_CLK和 GTX_CLK(兩者的方向是不一樣的，前面已經說過了)，在用作MII模式時，使用TX_CLK和 8 根數據線中的4 根。RGMII 接口RGMII 即 Reduced GMII，是 GMII 的簡化版本，將接口信號線數量從24 根減少到14 根(COL/CRS端口狀態(tài)指示信號，這里沒有畫出)，時鐘頻率仍舊為125MHz ，TX/RX 數據寬度從8 為變?yōu)?4 位，為了保持1000Mbps 的傳輸速率不變，RGMII 接口在時鐘的上升沿和下降沿都采樣數據。在參考時

12、鐘的上升沿發(fā)送GMII 接口中的TXD3:0/RXD3:0 ，在參考時鐘的下降沿發(fā)送 GMII 接口中的 TXD7:4/RXD7:4 。RGMI 同時也兼容 100Mbps 和 10Mbps 兩種速率，此時參考時鐘速率分別為 25MHz 和 2.5MHz。TX_EN信號線上傳送TX_EN和 TX_ER兩種信息，在TX_CLK的上升沿發(fā)送TX_EN，下降沿發(fā)送 TX_ER；同樣的， RX_DV信號線上也傳送 RX_DV和 RX_ER兩種信息，在 RX_CLK的上升沿發(fā)送 RX_DV，下降沿發(fā)送 RX_ER。SGMII 接口SGMII 即Serial GMII，串行GMII，收發(fā)各一對差分信號線，時鐘頻率625MHz ，在時鐘信號的上升沿和下降沿均采樣，參考時鐘RX_CLK由PHY提供，是可選的，主要用于MAC側沒有時鐘的情況，一般情況下，RX_CLK不使用。收發(fā)都可以從數據中恢復出時鐘。在 TXD 發(fā)送的串行數據中，每8 比特數據會插入TX_EN/TX_ER 兩比特控制信息，同樣，在RXD接收數據中，每8 比特數據會插入RX_DV/RX_ER兩比特控制信息，所以總的數據速率為 1.25Gbps=625Mbps*2.其實，大多數 MAC 芯片的 SGMII 接口都可以配置成SerDes 接口 (在物理