交通燈實驗報告

1、基于FPGA實現(xiàn)的交通燈控制器一、實驗室名稱通信實驗室（實訓(xùn)樓二樓）二、實訓(xùn)內(nèi)容本實驗為Verilog HDL的程序設(shè)計仿真，通過實驗掌握狀態(tài)機，時序CLK的控制模塊，及時序同步的控制方式。實驗要求：1.LED燈顯示交通燈狀態(tài)。2.7段數(shù)碼管顯示當(dāng)前狀態(tài)剩余時間。狀態(tài)要求：1. 主干道綠燈亮35s支道綠燈亮25s。2. 當(dāng)主干道綠燈亮?xí)r，支道亮紅燈。3.由綠燈轉(zhuǎn)紅燈時，黃燈亮5s03. 時鐘為1KHz能實現(xiàn)倒計時顯示。4. 由初始狀態(tài)開始計數(shù)，對應(yīng)狀態(tài)指示。三、實驗原理3.1設(shè)計思路和原理本次設(shè)計是針對十字路口，進行南北和東西直行情況下交通燈控制。設(shè)定東西方向為主干道方向，根據(jù)交通燈的亮的規(guī)則

2、，在初始狀態(tài)下四個方向的都為紅 燈亮啟，進入正常工作狀態(tài)后，當(dāng)主干道上綠燈亮?xí)r，支干道上紅燈亮，持續(xù) 35S后，主干道和支干道上的黃燈都亮啟，持續(xù)5S后，主干道上紅燈亮啟，支M狀態(tài)2:主干道黃燈亮支干道紅燈亮5秒干道上綠燈亮啟持續(xù)25S,之后主干道和支干道上的黃燈都亮啟 5s，一個循環(huán)完 成。循環(huán)往復(fù)的直行這個過程。其過程如下圖所示：狀態(tài)主干道支干道秒數(shù)（S）1綠燈紅燈352黃燈紅燈53紅燈綠燈254紅燈黃燈5狀態(tài)1：主干道綠燈亮支干道紅燈亮35秒M狀態(tài)4:主干道紅燈亮支干道黃燈亮5秒狀態(tài)3:主干道紅燈亮支干道綠燈亮25秒3.2實現(xiàn)方法本次采用文本編輯法，即利用 Verilog HDL語言描述

3、交通控制器，通過狀態(tài) 機計數(shù)法，實現(xiàn)設(shè)計所要求的交通燈控制及時間顯示。設(shè)計中用兩組紅黃綠 LED 模擬兩個方向上的交通燈，用兩個 7段數(shù)碼管顯示主干道上的交通燈剩余時間， 控制時鐘由試驗箱上頻率信號提供。3.3整體設(shè)計交通燈控制的關(guān)鍵是各個狀態(tài)之間的轉(zhuǎn)換和進行適當(dāng)?shù)臅r間延時，根據(jù)狀態(tài)機的設(shè)計規(guī)范，本次設(shè)計了三個狀態(tài)之間的循環(huán)轉(zhuǎn)化，說明：該狀態(tài)圖為交通燈在正常情況下的狀態(tài)轉(zhuǎn)化圖，進入控制后，狀態(tài)00時主干道綠燈及支干道紅燈亮起，進入狀態(tài)01后兩路黃燈亮起，狀態(tài)11時主干道紅燈及支干道綠燈亮起。 進入10狀態(tài)兩路黃燈亮起。結(jié)束一個循環(huán)，從00狀態(tài)重新開始循環(huán)。為實現(xiàn)控 制與顯示的功能，需要設(shè)計交通

4、燈點亮順序控制程序，倒數(shù)計時程序，七段數(shù)碼管顯示程序，數(shù)碼管顯示掃描程序。3.4具體設(shè)計根據(jù)整體設(shè)計要求，編寫各個功能部分Verilog HDL程序，設(shè)置各輸入輸出變量說明如下：為主干elk / 實驗箱1K Hz的時鐘計時 g1,g2,r1,r2,y1,y2; /g、r、y 依次為綠 green 紅 red 黃燈 yellow，道,2為支道四、實訓(xùn)步驟1、建立工程文件點擊 心片，1）打開 Quartus II 8.1 ，點擊 File ，New Projeet Waizard:lntrodution. Next創(chuàng)建新的工程給命名為 qiuge80fen，點擊next，選擇cyclone Ill

5、類型為FPGA芯片型號 EP3C40F78C08,）選擇軟件中的菜單 File>New Projeet Wizard，新建一個工程。I I I f| Piai-ib I0 Xs 1- 嚴-I ?_： 沖'廊 T牡. r 叮-，w i：h h2） 點擊NEXTS入工作目錄，第一個輸入框為工程目錄輸入框，用戶可以輸入如 e:/eda等工作路徑來設(shè)定工程的目錄，設(shè)定好后，所有的生成文件將放入這個 工作目錄。第二個輸入框為工程名稱輸入框，第三個輸入框為頂層實體名稱輸入 框。用戶可以設(shè)定如 EXP1 般情況下工程名稱與實體名稱相同。使用者也可 以根據(jù)自已的實際情況來設(shè)定。a * P H V

6、R<+*il/l'i ly -M-l I-I" * "-i- 九"，斗 <二皿 白 I哼 A鼻*- h 匸mu h a n*> fI “+* J : J '丄-!=2*.gTyi _ _ _ _ ypT r P床tgrBi TimtT J II 、r i3）點擊NEXT進入下一個設(shè)定對話框，按默認選項直接點擊NEXT進行器件選擇對話框。如圖1-6所示。這里我們以選用 CycloneHI系列芯片EP3C40F780C8 為例進行介紹。用戶可以根據(jù)使用的不同芯片來進行設(shè)定。首先在對話框的左上方的Family下拉采單中選取 Cyclon

7、e K,在中間右邊的 Speed grade下拉采單 中選取8,在左下方的 Available devices 框中選取EP3C40F780C,8點擊NEXT 完成器件的選取按默認選項，點擊NEXT出現(xiàn)新建工程以前所有的設(shè)定信息,11 = r-.匸PI r,-rr|F-Hgr>i_ - _:Z J tarvTS:I I I _. FBI"rfvF h 厶-Nik士用 a !_£ - P r.T>-.M-fa N.Rta-a '*'WTi； 藥'.蘭nWli-rr1 -r-ir- m廣V dL>”4 11: *> >W f

8、 三*££F-1 如g LII ,； r，、Rill J j BiKBfir I*2TBfl2.編寫程序選擇軟件中的菜單 File>New，選擇 Verilog HDL，新建一個 Verilog HDL 文件，然后進行程序的編寫。KE.bEia nw/rratj *TT*舍IBa討冷 1*1.1亠c. hThi+7flWrcHLiI i.iADCpurDIF El，pyBjDL i収 L lUr jq fil nn ItTH jL r-itil “KKHJ«Pc I. DJd rL. ri) . Ti I rtil I !丿 iijaSh, PIT I L

9、ID) -JirJJ rTiDi FlfeLfe. riflKL_ir K-IJ l-lldEUi'hB>/JtBM L"'Ba3,vLBLU"'UI D,*LAL*a"*UaLjLU"-a D|nkL i-JhJ I嚴r h-h + UnFt_REr L|H uuljaiB A JVBibataa*' - Sl.-.l-l IA!hl" 田iTlr n rn hiu dJl. H r.BtCVHI -；rr F 丄|"| K" K'i I刊 11.Tf I BIX !r-igb

10、nq 1-4' M Illi I qk-' hrOO I Lp -LJm Li L a-OJ b-L-Dj I- ilD戸一DJ pl-3 E tiq'Ll'EIhR-a I" .L ri feDi WWnK-hwWnt E 11 guaiJ*UHM._ "uita. ：5 PEaL«t±ri-D gtLriCSE 4L TJ1& Ju. " ' I I E > . UM E r H ； r rjd I a I r I *E ; et l- i q n JInrai Di-iiv I ra.

11、iru JTAa 呂L i i宀 SIXZIFMBC i' <vre i-ii iTLiir. ri-u-；-n-K 11 - I£-：' < 'FoFbi e 1= . :EbiLLaIr I prLiFf|;livl- I PLJiLBu-n -qt-i LLei= T* 3u. 0 I I I III -11 3DJ-I Tfl I” rnfs;R lnriV I-iLj-L niP.X* ACb；I hA L-ahirW-j A. bMiin A wwnni CiKdswig Wi5.Eta ju -bMHWiEi3、對設(shè)計文件進行編譯QU

12、ARTUSII編譯器窗口包含了對設(shè)計文件處理的全過程。在QUARTUSI軟件中選擇Processing>piler Tool菜單項，則出現(xiàn) QUARTUSI的編譯器窗口，需 要說明的是在進行設(shè)計文件的綜合和分析， 也可以單獨打開某個分析綜合過程不 必進行全編譯界面。當(dāng)完成上述窗口的設(shè)定后，點擊START按鈕進行設(shè)計文件的 全編譯。如果文件有錯，在軟件的下方則會提示錯誤的原因和位置，以便于使用者進行修改直到設(shè)計文件無錯。整個編譯完成，軟件會提示編譯成功。4、管腳分配1） 在前面選擇好一個合適的目標(biāo)器件（在這個實驗中選擇為EP 3C40F780CE 完成設(shè)計的分析綜合過程，得到工程的數(shù)據(jù)文件

13、以后，需要對設(shè)計中的輸入、輸 出引腳指定到具體的器件管腳號碼，指定管腳號碼稱為管腳分配或管腳鎖定。2） 點擊Assignments菜單下面的 Assignment Editor ，進入到引腳分配窗口， 首先將要分配管腳的信號放置在 To下方。雙擊To下方的New選擇NodeFinder 進入對話框界面。Filter窗口選擇Pins : all，在Namec窗口中輸入“*”點擊 List在Nodes Found窗口出現(xiàn)所有信號的名稱，點擊中間的 >>按鈕點擊0K再 按分配管腳如下圖完成后點擊工具欄中的Start pilation進行編譯。3）選擇端口 A的對應(yīng)Assignment N

14、ame待其變?yōu)樗{色，雙擊之，出現(xiàn)下拉菜單 選取如圖 1-19 所示的 Location （Accepts wildcards/groups ）選項。選擇端口A的對應(yīng)Value欄，待其變?yōu)樗{色，依照表1-2和表1-3所示的硬件與FPGA勺 管腳連接表（或附錄），輸入對應(yīng)的管腳名AH12按回車鍵，軟件將自動將其改 為PIN_AH12同時藍色選擇條會自動跳轉(zhuǎn)到 Value欄的下一行，這表明軟件已 經(jīng)將輸入端口 A分配到FPGA勺AH12引腳上nTjcHI m 11 UlJJ B.1 iLJ LMW jfn IJ.-' I# r"n<»*'igytnaI、rb

15、nLna EI3 imoTTri，JVI IJ-p r CU.I I |hri.Pk-11 El卜 ¥ f fa -導(dǎo) eiu > I rMI d MS-HHfV <*»I 工 ih皿w-j：n V r<_J . I LHI _L:y 一 幕；一 F.二： - - 一 卜5、波形仿真 1.）創(chuàng)建一個仿真波形文件，選擇 QUARTUSI軟件File>New，進行新建文件對Files標(biāo)簽頁，從中選取Vector話框。選取對話框的Verification/DebuggingWaveform File，點擊OK按鈕，則打開了一個空的波形編輯器窗口L'

16、jLjFfnTHI - ilIiI tv曾 J 峠WnH ：IIJtWL-irI MM|Q U 0 4 iin > >- IT議Piaw Ih "hJ訂曲o *23 PC P.號* 袒2L11 IIP合 IT- l-LJ. I 13 I|P' Lha>iFrrl.-!Hugs |y HI' ! l*>iTrHHhnzTTpi I mj-1" ri.LiriL.UTIih'(lill-isTSkIIl#UII ri-ii|'n«-1 pID 7 uIh侃iHOlg片L> Z> I & Lti

17、" 聶 "Pn A鼻hUi 白卩J_vj lu pjul r|itiiH在Nodes Found窗口出現(xiàn)所有信號的名稱，點擊中間的I nJeye- mI IRH_n73 I ry RU laRH_iraIh.l2JInil L*-riInH_HBIJVWtdTiMI"5H RH_ni rIri4nH_niaiH_Di4AM OldInH_ni JInil'r*i-g mjHi Ph穴I Hl W m_ju Pnj-ZI Ml W刑UTiiQil J m wir E flHiJLIIEM m_aia m_FWi2）設(shè)置仿真結(jié)束時間，波形編輯器默認的仿真結(jié)束時

18、間為1卩S,根據(jù)仿真需要,可以自由設(shè)置仿真的結(jié)束時間。選擇 QUARTUS軟件的Edit>End Time命令，彈出線路束時間對話框，在Time框辦輸入仿真結(jié)束時間，點擊 OK按鈕完成設(shè)置。3）加入輸入、輸出端口，在波形編輯器窗口左邊的端口名列表區(qū)點擊鼠標(biāo)右鍵，命令，在彈出的Insert在彈出的右鍵菜單中選擇 In sert>I nsert Node or BusNode or Bus對話框所示界面中點擊 Node Finder按鈕。在出現(xiàn)的Node Finder界面中，在Filter 列表中選擇Pins : all ，在Namec窗口中輸入“ "-li-J-Mf* E-

19、V4Jh.ri11 - illTWCHntWI”點擊List 凹按鈕則SelectedNodes窗口下方出現(xiàn)被選擇的端口名稱。雙擊0K按鈕，完成設(shè)置，回到圖1-27所示的Insert Node or Bus對話框，雙擊OK按鈕，所有的輸入、輸出端口將會在端口名列表區(qū)內(nèi)顯示出來4sI、.吟_»* HI jCI-w* aA 'Anjiei EU/iiniagi FM.al lbk |tjI.p |vi I ad nn Imima. Irrb Ilbbhh TuI arJnii ;r 二 0I pIFrrr nil 17ppf - i t- i#TIIlaEri.C-I>l-

20、JiLIEILV:jLjrL + IRM EIEUJ4 i+«JLEikjrjL>biEai tiTnal ItiL uafolcLi-si uri sfnJ m uT 1.3 piL：lEHrima l" 7 Titr-.-i ai 1 lbXru I r aa-r k :>- Pn m ra ra r12T：-= FUJ u可 LL三！,a hCCLLd . II、xfETi'mrlehlIM UJ u I ITI M I n.1III 丄 In:Awn4）編輯輸入端口波形，即指定輸入端口的邏輯電平變化，在如圖波形編輯窗口 中，選擇要輸入波形的輸入端

21、口如 A端口，在端口名顯示區(qū)左邊的波形編輯器工 具欄中有要輸入的各種波形，其按鈕說明根據(jù)仿真的需要輸入波形。完成后如圖1-31所示。最后選擇軟件的File>Save進行保存。iij申匚jFtpc -. e 辛 o寺 2，.yS1!r4iA. 鼻 y.it.I 唇 L Id ,iT| '.m BfrjnP'T'>.-? _" _"-W-_"_ _" ."- _ - -"、7、7、7、"- - - _" _"- -"- - _ - - . 7._"亠-&

22、quot;JJJJJJWJJJJJJJJMHWHfSHMWWWWWMMWWWWWWWWWWWWWWWWMMMMMMWWMMMMWWbMWWWWHfi¥=i=ffi=Wfi=fi=fi=ft=fi=fi=fi=fi=¥fi=fla¥fla¥flfiMSfS=i：¥=S=fia¥fia=a¥ffi=fi=ffWW¥5ft¥flfififtft*«=ft=fi=fi=fi=SftlftK¥=¥fi=SfII、<<»»Wn i?i & t-卡叫

23、 A " m 人!*帀百 R百 jt !>» 人k Z $4i* IH Iif FJ IiTgt 片*-q5）指定仿真器設(shè)置，在仿真過程中有時序仿真和功能仿真之分，在這里介紹功能仿真。在QUARTUSI軟件中選擇Processing>Simulator Tool命令，打開仿真器工具窗口,hwFiWI lhi*kUr金E.h Ell I -P rW AsJLi|i| LrJLk ?h-* 1-1'n rtiJ0 ElITnhUb” a；!" “V r；-GF 1 i-i IPh PiUbl Ti I l4fr rzF F1-Zt>n rvI

24、 爭 Ce：4：.】Pb:-：" W» le&Mgwit*:，Id,HI»4>12C. 5WW-c J導(dǎo) Hfw T-,T - I &MbE JI QaLHig "F.” lbb ELIb "Ii JadiaJbbIlL-i q_i ,、” rl -I J_ .E"|jfr：<" C- n Rr|B saar i r r“ =、ri “ f> pan rs acip*丫 r5g:ir:*二n t J M：.j、cntbEil 1SLLLri iiabELELaairi -s6-r L riU

25、 riZihaJi' -luprnro Mr“od - "ir. laVIjiDjI HAbi. hE Lit“£rnPai 1 lUB EE -i .+41EII4辭 2；t77T Kihivij i3iEhB V Svi/B"-j nf /- I ¥'y w、"&尸|hhp.sr6）首先產(chǎn)生功能仿真網(wǎng)表文件，點擊產(chǎn)生功能仿真網(wǎng)表的按鈕Gen erateFun cti onal Simulatio n Netlist，產(chǎn)生功能仿真網(wǎng)表，然后點擊開始仿真的START按鈕開始進行仿真，直到仿真進度條為100流成仿真。點擊仿

26、真報告窗口按鈕Re port，觀察仿真波形。如下圖A- '47 WbM-iriT7J bi11 >J iv in- E4 rijw/urucLDJWwrujzurujJWxa/wwwvcLEWwJ*Z-ff X軫rb-rS#HP iirvdnM E-StfTiV I g Ml Il hl m !ll iEu3i. a丄a5S：WWWWWWWWWtft4=JWiStStSiSiSiSiftasas4c=SoiS54=；j：=；JSfifififiiSiSiSWWWWW¥WW；iSfiSiSiSiSr.iiai-BLE:>" ri npptp'r ；

27、i .r-lan.rapli J n ppk/_u/ir*- |.* : *rlan!匸1 iU'iur干-I|ir| =Bjp.-I*-r=? IIT'FRl-*SE-l !VLlhpr.<iTLLH»E»/4*4ElaH- MT'Eat.liA.lAKsl Lri>：«4Uaubujrj-nLLubEK/h7、lu-FT"EhJ.E¥LLlUBi_abi_ir_rjBBLLu.bEateJi.Ju：<j-Ehn.7LLL*Ubi bli t* iHLbaa*Uak-lu-|*7)El Lbbi Ci

28、d.Lri_u"Ar uFl h I 列p r-£- . 11 Iriri f* "11 4 Iir Lg 1*沖.I F zcHiMjiiJii 人h EfriE 斗 *4»Txmari 離白 Err 鼻鼻 Ep了'jK+r-.TjIJ _ 恰* r_Mn>|lifrl.*,. A L.-il -I! iri-.r. 4 1.-h h- l.iuLIjf 亠u-。；I4e -IE：斗J*F" P4'll I" *71 '-H號 rz* Be X*pIT P 帕 riHHCbhVTWK»1a9*

29、ipF-rtO 土 # 叮 hd¥ B-id Pu-ii jbiL13 Km>J H I空卒I hJ13 rIl7l HI ni j*iE0I* ElorEitonni J .+ pyrni wFin Eiai3PXlR I 日廠_I.tTiI - JM2二 liLlV-l > JtiLtaLi-|UDJ *«FCvT i-xi w ":V- Ev"ie veI rcF"3rawp? z c<.-.,7 ivii ni n f- - :etc I 凸 bl = - i _ 3； r IB-Il all*L-h尸壬-( P lL

30、qLldJ A r jL-.l-jn.L< 0»*>.11L-：-：;r: - Il i.i V . ifi；UErT*ittI tiri.ippahI. tjijiii" I "u, V IJI &K IN 戶 A 叭 ft Lm«_u * P * h F h mw 6從設(shè)計文件到目標(biāo)器件的加載EP 3C80F780C 進行加完成對器件的加載有兩種形式，一種是對目標(biāo)器件進行加載文件，一種是對目標(biāo)器件的配置芯片進行加載。這里我們介紹對目標(biāo)器件載的方法。1）使用USB連接線將PC機與實驗系統(tǒng)連接起來（具體方法請參照用戶手冊第三節(jié)USB電

31、纜的安裝與使用）2）選擇QUARTUSI軟件的ToolProgrammer命令，進行編程器窗口，如圖 1-33所示，如果沒有設(shè)置編程硬件，則編程硬件類型為No Hardware，需要對編程硬件進行設(shè)置。點擊Hardware Setup編程硬件設(shè)置按鈕，進行編程硬件設(shè)置對話框。7E i* Bu r . 2 3）在Add Hardware對話框中，從Hardware type列表中選擇所需要硬件類型， 如果是USB接口的請參照用戶使用手冊中的 USB電纜的安裝與使用，如果使用的 是并口下載線則選取如圖1-35所示的硬件類型，點擊OK按鈕，完成對硬件類型 的設(shè)置?；氐骄幊唐饔布O(shè)置窗口，點擊Clos

32、e按鈕退出設(shè)置。則在編程器對話框中的編程硬件類型會出現(xiàn)剛才選取的編程器硬件。卜亠4”桿j尿十寸 n一覽尹叭1a4）如果軟件已運行一個工程，則在打開編程器的時候，編程器窗口會自動出現(xiàn) 這個工程文件要加載到目標(biāo)器件的文件，如果要加載其它文件可以從其它地方進 行添加更改。選好加載文件后，再點選P rogam/C on figure，編程模式選取JTAG模式，點擊STRATI行文件加載，直到加載進度變?yōu)?00%文件成功加載完成。5）燒錄程序到開發(fā)箱點擊 Quartus II 8.1 中的 Tool 選擇 p rogrammer，點擊 Hardware set up 選擇 USB-Blaster傳輸方式

33、，點擊start將程序燒入LTE-SOPC-02FB ED開發(fā)箱中。 查看開發(fā)箱的工作狀態(tài)。四、實訓(xùn)數(shù)據(jù)及結(jié)果分析通過以上實驗得出以下數(shù)據(jù)：1.波形仿真結(jié)果：*些亠我*工痔比卻JOAAd 熬零章壬秒Med 栄 豐 h:-m* b咖冷7-?.*gig呂 書號*罷 4巧一呂？ prl rl I - n-'Lmin三總Lr一禹ss E * .- s -:; J申F一一 M*-u-二" tF 畫 JiF 畫二：eur-E J i :.* * n * : a nJdfT id:主心 4:9 二二4:F廿*n£ 一S8B'CTr<tIDaOOMQO WT 

34、3;：合a a as,a a s aI _= '匚 - -LUR U'SE廠¥手占 甘E 11里 一L龍曰01-S三三三寸=三三三. -D22 M21 M24 L23、H23, 7 段數(shù)C22使用引腳分別為2.開發(fā)箱運行結(jié)果：LED高電平點亮,為主干道綠燈亮，從 35秒開始倒計時，倒計時為 0時，進入 Statel為主干道黃燈亮，支道保持紅燈，從 5秒開始倒計時，倒計 進入State2 ； State2為主干道紅燈亮，從25秒開始倒計時，倒計時碼的8位管由開發(fā)箱中的3-8譯碼器控制，由000、001、010、011、100、101、 110、111分別控制，本次實驗使

35、用的是000和001，通過快速掃描，使其看上去 同時點亮。State0 State1 ； 時為0時，、State 1、State2、為0時，進入State3 ； State3,為主干道黃燈亮，支道保持紅燈，從 5秒開始倒 計時，倒計時為 0 時，進入 State0。State0 、State 1、State2、 State3 按順序循環(huán)。五、思考與總結(jié)在設(shè)計中采用V erilog HDL語言設(shè)計交通燈控制系統(tǒng)，借助其功能強大的 語言結(jié)構(gòu)，簡明的代碼描述復(fù)雜控制邏輯設(shè)計，與工藝無關(guān)特性，在提高工作 效率的同時達到求解目的,并可以通過V erilog HDL語言的綜合工具進行相應(yīng) 硬件電路生成，具

36、有傳統(tǒng)邏輯設(shè)計方法所無法比擬的優(yōu)越性。 在設(shè)計過程中，覺 得最難的部分是波形仿真部分，雖然程序編譯通過但仿真出不了正確的波形，不 是計數(shù)器無法正常計數(shù)，就是控制輸出無法進入到下一個狀態(tài)， 每次出現(xiàn)問題就 必須返回重新修改程序。實踐證明，在編寫一個較復(fù)雜的程序時，一開始一定要 畫流程圖，弄清楚各個功能及實現(xiàn)它們的邏輯算法，做到心中有數(shù)后在開始下筆 寫編寫程序。在編寫的時候要尤其要注意語言的規(guī)范，如本次設(shè)計中編寫的 Verilog在Quartus8.0中可以正常生成時序圖，而在低版本的軟件中卻無法生 成，原因就是語言使用不規(guī)范，在解決這個問題時我總結(jié)了一些經(jīng)驗，首先程序要邏輯清晰，簡潔明了，避免不

37、必要的嵌套與條用，其次要適當(dāng)?shù)亟o程序加上注 解文字，提高可讀性，以方便之后的程序出錯時進行查找， 最后充分利用仿真軟 件提供的各項編譯工具與報錯消息，按圖索驥，有方向的完成程序調(diào)試。完成仿真后進行，進行試驗箱上的硬件調(diào)試，該步驟主要是要求細心，按照 引腳清單，逐一完成連線，本次設(shè)計用到兩個時鐘輸入，注意一定要選擇合適頻 率的時鐘，以便達到期望的效果。注意觀察實物的現(xiàn)象，看是否滿足設(shè)計要求， 不滿足時檢查是硬件冋題還是程序冋題， 如果是程序冋題，在修改完之后必須要 重新編譯，重新燒入。不斷排查錯誤，直至達到滿意的效果。通過這次課程設(shè)計，熟悉了簡單EDA設(shè)計的整個流程，加深了對Verilog HD

38、L 硬件描述語言的理解，提高了動手能力，并且鍛煉了自己的耐心，收獲頗豐，我 會把在本次課程設(shè)計中學(xué)到的東西應(yīng)用到今后的工作學(xué)習(xí)中。最后感謝同學(xué)及老師提供的幫助與指導(dǎo)。六、心得體會通過老師的細心指導(dǎo)，兩周周的 EDA實訓(xùn)使我們對Quartus軟件能更加熟 悉。經(jīng)過工程文件的建立，程序編寫，文件的編譯，管腳的分配，波形的仿真， 最后再下載到開發(fā)箱中，在這一系列的操作中，我們更加了解到了細心的含義， 一時的大意都可能導(dǎo)致很大的錯誤。例如程序的編寫不認真，一個小錯誤，編譯警告,時候就會出現(xiàn)一系列的錯誤警告， 更改時就要大費周章。管腳分配時，會因為一 個管腳分配的錯誤，最后下載到實驗箱，數(shù)碼管不會顯示等

39、等。兩周的實訓(xùn)結(jié)束了，但是我相信這不是終點，而是另一個新的起點。雖然過 程很辛苦，有時為了編寫正確的程序，不斷的編譯改正，不斷的重復(fù)那枯燥的過 程，但當(dāng)最后看見自己的成果，真的很開心，特別是數(shù)碼管成功顯示那一刻，真 正體會到了什么叫欣喜若狂。加強我們專業(yè)素養(yǎng)和專業(yè)技能，我今后要 在實訓(xùn)這次實訓(xùn)提高了自己動手的能力，學(xué)好理論知識，勤動手實踐，為我們以后能更好的就業(yè)打下很好的基礎(chǔ)。中獲得的經(jīng)歷和體會，對于我們今后走上工作崗位，都有很大的幫助。經(jīng)過這次 實訓(xùn)在以后的學(xué)習(xí)工作中我會有爭取更大的進步。 相信今后無論什么時候回想起 這段經(jīng)歷，都會覺得是快樂的，而且永遠銘記于心。附錄：Verilog HDL

40、設(shè)計程序module Shebi(clk,r1,g1,y1,r2,g2,y2,del,z);input clk;out put reg g1,y1,r1,r2,g2,y2;reg3:0 ql,qh,s;out put reg1:0 del;out put reg7:0 z;reg8:0 q;reg1:0 state, next_state;reg a,clk1;parameter State0='b00,state1-b01,state2-b10,state3-b11;always (p osedge clk)beginif (q=500)begin clk1=clk1;q=0;endelse q=q+1;endalways (p osedge clk1)beginstate=n ext_