高速數(shù)字傳輸技術(shù)講座4

1、 【設(shè)計(jì)講座】高速數(shù)位資料傳輸技術(shù)講座（四） Serial/Parallel Port的信號傳輸常思以往個人電腦幾乎都是利用Serial Port/Parallel Port，與數(shù)據(jù)機(jī)(modem、印表機(jī)等周邊設(shè)備進(jìn)行通信，雖然Serial Port與Parallel Port的傳輸速度也大幅提高，然而上述兩通信埠最終仍然無法滿足PC與周邊設(shè)備之間要求的資料傳輸量與傳輸速度，因此最近幾年Serial Port與Parallel Port逐漸被USB(Universal Serial Bus取代，進(jìn)而促成USB快速成為個人電腦的標(biāo)準(zhǔn)配備。通常電子設(shè)備內(nèi)部設(shè)有許多印刷電路板，各電路板之間一般是以T

2、TL level直接作信號交易，由於它與機(jī)器外部的纜線不同，因此傳輸方法與傳輸規(guī)格大部份是設(shè)計(jì)者自行決定，不過這種作業(yè)手法往往成為數(shù)位電路基板誤動作的根本原因。如上所述Parallel Port是以TTL level直接驅(qū)動纜線(cable，因此充分掌握Parallel Port無法作高速化的原因，對設(shè)計(jì)內(nèi)部電路以及提高機(jī)器本身的可靠性具有很大的助益，換言之理解Serial Port與Parallel Port無法高速化的原因，對今後高速數(shù)位資料的傳輸具有重要意義，有鑑於此本文接著要深入探討Serial Port與Parallel Port的動作原理。PC的Serial Port與EIA232

3、介面EIA-232大部份的個人電腦與周邊設(shè)備的使用明書，都會標(biāo)示外部介面為Serial Port(RS-232-C規(guī)範(fàn)等字眼，然而實(shí)際上使用者卻會Serial Port為9 pin的D Sub接器(connector而誤解，主要原因是RS-232-C已經(jīng)成為EIA-232的規(guī)範(fàn)，根據(jù)EIA-232正式規(guī)範(fàn)(ANSI/TIA/EIA-232-F-1997，它是使用表1的25 pin D Sub接器，進(jìn)同步與非同步雙方通信，而PC的Serial Port則使用表2的9 pin接器，因此只能作非同步通信，也就是者如果使用9 pin-25 pin轉(zhuǎn)換接器的話，基本上就可以作EIA-232規(guī)定的非同步通

4、信。25 pin D Sub(公接器的外觀 pin編號 1 2 3 4 5 6 7 8 9輸出入方向- 輸出 輸入 輸出 輸入 輸入 - 輸入 -功能 未接 送信資 收信資 要求送信 可送信 data set delay ground 檢測carrier 未接10 11 12 13- - - - N.C N.C N.C N.C 未接 未接 未接 未接pin編號 1 2 3 4 5 6 7 8 9 10 11 12 13輸出入方向- 輸出 輸入 輸出 輸入 輸入 - 輸入 - - - - -功能未接 送信資 收信資 要求送信 可送信 data set delay ground 檢測carrier

5、 未接 未接 未接 未接 未接9 pin D Sub(公接器的外觀EIA-574如上所述用9 pin D Sub進(jìn)Serial通信的EIA/TIA-574已經(jīng)被規(guī)格化，而且規(guī)格中針對接器的形、腳架、信號線分配都有詳細(xì)規(guī)定，它的電氣特性具備與EIA-232高階互換性，因此可當(dāng)作EIA-562使用。EIA-562具備最大64kbps規(guī)範(fàn)，一直到20kbps為止可與EIA-232互換。此外似MAX232等一般Serial Port用驅(qū)動/收信IC，具備EIA/TIA-232高階互換性，因此廣泛應(yīng)用在EIA-574介面。Serial Port的資傳輸速EIA-232規(guī)格的資最大傳輸速為20kbps，過

6、美國微軟公司的PC95硬體設(shè)計(jì)導(dǎo)覽，卻推薦Serial Port的資傳輸速必需是115.2kbps，因此造成個人電腦的Serial Port的資傳輸速在EIA-232規(guī)定範(fàn)圍內(nèi)。事實(shí)上PC95硬體設(shè)計(jì)導(dǎo)覽之後的PC97與PC98硬體設(shè)計(jì)導(dǎo)覽(Hardware Design Guide，則規(guī)定通信介面必需使用USB，因此即使微軟強(qiáng)主導(dǎo)Serial Port的 資傳輸速，實(shí)際上已經(jīng)具任何影響。USB的資傳輸速確實(shí)比EIA-232快，如早期的USB1.1最大傳輸速為12Mbps，新版得USB2.0傳輸速高達(dá)480Mbps，依此推測個人電腦與周邊設(shè)備之間的一般通信發(fā)展趨勢，可以確定未除LAN之外勢必全

7、部會被USB取代，必需注意的是USB的通信程序比EIA-232複雜，此外為確保能與其它USB設(shè)備維持順暢的互換性，所以USB必需逐一通過認(rèn)證測試，而且USB的PCB組裝作業(yè)也比EIA-232煩瑣。其它高速Serial通信規(guī)範(fàn)有些會使用CAM Bus，雖然該通信規(guī)範(fàn)的最大資傳輸速為1Mbps，過由於產(chǎn)業(yè)界除高速傳輸速之外，對硬體結(jié)構(gòu)也非常關(guān)心，因此一般認(rèn)為短期內(nèi)EIA-232仍有相當(dāng)大的殘餘生存空間。Serial Port的纜線最大長EIA-232並未規(guī)定Serial Port的纜線最大長，取而代之的是根據(jù)驅(qū)動觀點(diǎn)，規(guī)定纜線與負(fù)載的最大容必需低於2500pF(圖1。假設(shè)纜線以外的容為100pF，

8、則纜線的容許容就變成2400pF，如果纜線每1m的容為100pF，依此推算纜線的長大約是24m，結(jié)果造成長比實(shí)際EIA-232的1015m最大纜線長大一半左右。C c =Cm =Cs C m :線與線之間容。 C c :shield之間容。 R c :纜線阻抗。 2C m =Cs (有shield時。 0.5Cm =Cs (無shield時。圖1 ANSI/TIA/EIA-232-F-1997的容負(fù)載事實(shí)上EIA-232規(guī)範(fàn)主要訴求並非纜線最大長而是最大容，也就是EIA-232規(guī)範(fàn)是以集中定作考。本講座第三篇曾經(jīng)介紹頻為 左右的線特性阻抗(impedance Z0並是用表示，而是用表示。EIA

9、-232規(guī)範(fàn)規(guī)定最大資傳輸速為20kbps，負(fù)載阻抗為37k ，由於線特性阻抗的CR為支配性域，因此一般認(rèn)為上述容與阻抗的規(guī)定還算合。 纜線長與分佈定電集中定電與分佈定電的區(qū)隔有關(guān)頻很低時是否全部都可視為集中定電的議題，由圖2可知，成為集中定域與分佈定域境界的線長l，會因頻出現(xiàn)變化，圖中的境界線與，是LC域的特性阻抗為50時的線。圖2的線 可用下式表示:-(1l:線長(m 。f:頻(Hz (方形波的場合，它是站與下時間總合的逆。 C:線單位長的容(F/m。R DC :線的信號線與歸返(return部份，者總合的直阻抗(/m。 k:定(通常是1/4。 線可用下式表示:-(2L:線單位長的阻抗(i

10、mpedance (H/m。此外線與交叉部位，亦即成為CR分佈定域與LC分佈定域境界的頻fLC ，可以根據(jù)式(1與式(2求得:-(3圖2 用頻與線長表示的集中定域與分佈定域EIA-232的纜線長可視為集中定電假設(shè)C=100pF/m,RDC =0.7/m ，並以最大傳輸速為base進(jìn)資傳輸，此時頻大約是最大傳輸速的1/2，相當(dāng)於10kHz，根據(jù)式(1可知此時的纜線長l119.2m；反之以方形波的站時間為base時，根據(jù)EIA-232的規(guī)範(fàn)可知through rate為30V/µs，振幅為30V，方形波的站/下時間為1µs；假設(shè)以站/下為一周期的話，頻500kHz的纜線長，根據(jù)

11、式(1可知l3.3m。必需注意的是境界線與並嚴(yán)謹(jǐn)，因此用分佈定將該線附近當(dāng)作境界比較恰當(dāng)，用集中定處的話，一般而言比較 會有爭議。 實(shí)際Serial Port的波形大部份的個人電腦的Serial Port，最大資傳輸速為115.2kbps，圖3是以115.2kbps速傳輸資時的Serial Port的波形。根據(jù)實(shí)際波形可知，信號的振幅大約是±10V左右，造成如此大振幅主要原因，一般認(rèn)為是EIA-232規(guī)定的電使用±12V或是±15V的電源，因此必需使用大振幅作支援。圖3 Serial埠的信號波形( 5V/div.,20µs/div圖4是EIA-232與E

12、IA-TIA-562的信號level規(guī)範(fàn)。EIA-562規(guī)範(fàn)最大特色是電壓level比EIA-232低，因此部份筆記型電腦使用EIA-562規(guī)範(fàn)。由於EIA-232與EI-562的收信器(receiver界值(threshold level同樣都是±3V，因此實(shí)際上EIA-232與EI-562者可以共用。假設(shè)最近的位電也能適用5V TTL level大振幅的話，相對的EIA-232與EI-562的振幅可能無法適用於高速資傳輸。 圖4 EIA-232的信號level規(guī)定從傳輸波形觀察反應(yīng)時間由圖3可知脈衝(pulse最短為9µs，依此換算成資傳輸速的話大約是110kbps；圖

13、5是收信端的站波形，橫軸為時間，單位是1µs/div；圖6是驅(qū)動端的站波形；圖3、圖5、圖6分別是使用Analogous Devices公司的AMD232作為EIA-232的驅(qū)動/收信IC，並以長1.5m的纜線與個人電腦進(jìn)通信時的波形。雖然AMD232是用5V單電池動作，過它必需經(jīng)過IC內(nèi)部的charge pump產(chǎn)生±10V，才能夠電源驅(qū)動信號線。如圖7所示EIA-232規(guī)定的最大through rate為30V/µs，由圖5、圖6可知through rate大約是15V/µs，而上述IC的data sheet則記載through rate的最小值為6

14、V/µs，因此圖5、圖6的through rate符合AMD232的規(guī)範(fàn)。圖5 EIA-232收信端的波形( 5V/div.,1µs/div圖6 EIA-232收驅(qū)動的波形( 5V/div.,1µs/div 圖7 EIA-232的最大through rate規(guī)定 Serial Port的高速化限制由於EIA-232限制through rate，所以EIA-232根本上並適合作高速資傳輸，此外由表1與表2可知，EIA-232只有一條ground信號。者妨詳圖8有關(guān)EIA-232規(guī)格的ground明，由圖可知EIA-232規(guī)範(fàn)並未強(qiáng)設(shè)置範(fàn)遮蔽(shield，而且gro

15、und顯得非常薄弱。在本講座第二篇曾經(jīng)介紹高速位信號傳輸時，信號線與接地線(ground line附近必需設(shè)置導(dǎo)體，然而上述EIA-232信號線的接地線結(jié)構(gòu)上卻非常單薄，這意味著EIA-232高速化有它先天上的限制。圖7 EIA-232的接地 Parallel Port雖然USB介面已經(jīng)成為個人電腦的標(biāo)準(zhǔn)配備，過這並代表Serial與Parallel Port從此會完全消聲跡。圖9是用長2m的纜線接個人電腦與印表機(jī)，從再印表機(jī)端觀察時獲得的信號波形，圖上方是strop信號的波形，下方是資第一位元的波形，縱軸的單位是2V/div，相當(dāng)於5V TTL level。根據(jù)圖9的信號顯示strop的波形

16、相當(dāng)遲鈍，這可能是舊型印表機(jī)的相容性所造成的特殊現(xiàn)象。 Parallel Port的通信方式可分為互換模式、nibble mode、byte mode、ECP mode、EPP mode等種。圖9是高速ECP mode，它的Parallel Port資線有8條，以並方式進(jìn)收送信，每條信號線各傳輸1µs的資，因此資轉(zhuǎn)送速整體為1Mbyte/s，此外ECP mode的最大資轉(zhuǎn)送速為8Mbyte/s。 圖9 Parallel Port的信號波形( 2V/div.,1µs/div值得一提的是觀察波形時使用的纜線(cable仍然沿用IEEE1284-1994規(guī)範(fàn)。個人電腦通常會使用I

17、EEE1284-A 25pin D Sub接器(connector；印表機(jī)則使用IEEE1284-B 36pin 57 Type接器(connector，接器使用的纜線共有17條信號線，它是由接地(ground與twist pair所構(gòu)成，佈線方式如圖10所示。雖然IEEE1284-1994規(guī)範(fàn)與IEEE1284-2000規(guī)範(fàn)同，過上述接器使用纜線的規(guī)格卻完全相同。圖9 由IEEE1284-A/B接器構(gòu)成的纜線 如何用IEEE1284-C接器構(gòu)成的纜線延長傳輸距圖11是IEEE1284-1994與新版IEEE1284-2000構(gòu)成的36pin IEEE1284-C接器用纜線的規(guī)範(fàn)，該纜線是將1

18、8對(pair橪線(twist平均分配至36pin接器，它的腳架定義(pin assign同於IEEE1284-B接器，最大差是信號線未作交錯接。由於本接器屬於half pitch，所以體積比IEEE1284-A小。Twist線的特性阻抗在416MHz時的實(shí)測值為62±6，換言之端使用IEEE1284-C接器的話，可以使纜線獲得延長傳輸距的效果。圖11 由IEEE1284-C接器構(gòu)成的纜線高速位信號傳輸用纜線的pair化本講座第二篇介紹高速位信號傳輸時，曾建議信號線與接地線(ground line附近設(shè)置導(dǎo)體與pair線，主要原因是基於容結(jié)合的考，如此一通信對方即使使用其它信號線，或

19、是使用施加DC電壓的纜線時，都能進(jìn)電磁性結(jié)合。由此可知高速位信號通信用纜線，必需如圖11所示依照各信號線，將歸返(return專用線以pair方式設(shè)於信號線附近。此外本講座第一篇曾經(jīng)介紹介面的clock頻，如果超過66MHz以上的話，ATA硬碟機(jī)的扁平線(flat cable各信號線之間必需設(shè)置接地 線，尤其是機(jī)器內(nèi)部以纜線接TTL信號時，使用具有pair線(接地線的信號用纜線，往往是獲得動作穩(wěn)定電的重點(diǎn)之一。 用TTL驅(qū)動纜線的技巧機(jī)器內(nèi)部的基板之間經(jīng)常會用纜線，進(jìn)TTL與HCMOS等輯輸出，實(shí)際上該部位很容發(fā)生人困擾的誤動作等問題，主要原因是纜線在機(jī)器內(nèi)部錯綜複雜的接，如果未依照規(guī)定進(jìn)妥善

20、設(shè)計(jì)的話，電發(fā)生誤動作則是必然的結(jié)果。表3是IEEE1284-1994驅(qū)動器/收信器的電氣規(guī)範(fàn)，表中的Level 1規(guī)範(fàn)相當(dāng)於74LS-TTL，Level 2規(guī)範(fàn)相當(dāng)於74HC，換話Parallel Port的驅(qū)動器/收信器，與TTL與HCMOS屬於同等級。IEEE1284規(guī)範(fàn)適合以TTL與HCMOS驅(qū)動以公尺為長單位的纜線，如根據(jù)表3(b記載的驅(qū)動端特性可知，輸出阻抗(impedance與線的特性阻抗幾乎完全相同。此外依照本講座第一篇介紹的模擬分析顯示，如果信號源阻抗能配合線的特性阻抗設(shè)計(jì)，收信器產(chǎn)生的反射成份就可用上述阻抗吸收，如此一電就容產(chǎn)生linking現(xiàn)象。相反得使用公尺為長單位的纜線時，信號在一條纜線中通的速即使只有12Mbps，依照上述方式搭合阻抗的話，往往無法獲得高可靠的信號傳輸。項(xiàng)目內(nèi)容絕對定格H Level輸出電壓 L Level輸出電壓min -0.5V +2.4V - 1.8k ±5% 1k ±5% -2.0