EDA技術(shù)及應(yīng)用+朱正偉課后習(xí)題答案

1、第五章1. 試說明實(shí)體端口模式BUFFER INOU的不同之處？2. VHD的數(shù)據(jù)對象有哪幾種？它們之間有什么不同？3. 說明下列各定義的意義：SIGNALa , b , c : BIT : =' 0'CONSTANT TIME1 , TIME2 : TIME : 20ns ; VARIABLE , y , z : STD_LOGIC ： =' x'4. 什么是重載函數(shù)？重載運(yùn)算符有何用處？如何調(diào)用重載運(yùn)算符函數(shù)？5. 數(shù)據(jù)類型BIT INTEGER BOOLEAN定義在哪個庫中？哪些庫和程序包 總是可見的？6. 函數(shù)和過程有什么區(qū)別？7. 若在進(jìn)程中力叭WAI

2、T語句，應(yīng)注意哪幾個方面的問題？8. 哪些情況下需用至U程序包STD_LOGIC_UNS?試舉一例。9. 為什么說一條并行賦值語句可以等效為一個進(jìn)程？如果是這樣的話,怎樣實(shí)現(xiàn) 敏感信號的檢測？10. 比較CAS語句和WITH_SELE語句,敘述它們的異同點(diǎn)？11. 將以下程序段轉(zhuǎn)換為WHEN_ELS句：PROCESS (a , b ,c ,d)BEGINIF a=' 0' AND b'1' THEN NEXT1"<=0T;ELSEIF a= 0' THEN NEXT1 <=d;ELSEIF b= 1' THEN NEXT1

3、<=c;ELSE NEXT1"<W1T;END IF;END PROCESS;12. 試用并行信號賦值語句分別描述下列器件的功能：(1) 3-8譯碼器8選1數(shù)據(jù)選擇器13. 利用生成語句描述一個由幾個一位全加器構(gòu)成n位加法器(n的默認(rèn)值為4)。14. 用VHD1M輸出占空比為50喲1000分頻器。參考答案1. 答：BUFFER端口：緩沖模式，具有讀功能的輸出模式，即信號輸 出到實(shí)體外部，但同時也在內(nèi)部反饋使用，不允許作為雙向端口 使用。而INOUT端口：雙向模式，即信號的流通是雙向的，既可以 對此端口賦值，也可以通過此端口讀入數(shù)據(jù)。2. 答：VHDL的數(shù)據(jù)對象有三種：信號

4、、變量、常量。 它們之間的的區(qū)別如下：信號賦值至少有3延時，而變量和常量沒有；信號除當(dāng)前值夕卜，有許多相關(guān)信息，變量只有當(dāng)前值，常量的值在設(shè)計(jì)實(shí)體中 始終不變；進(jìn)程對信號敏感而對變量及常量不敏感 ；信號可以是多 個進(jìn)程的全局信號，變量只在定義它們的順序域可見，而常量的 使用范圍取決于它被定義的位置；信號是硬件連線的抽象描述信 號賦值，賦值符號 <= 而變量和常量的賦值符號:=。3. 答：定義3個位數(shù)據(jù)類型的信號a、b、c,它們?nèi)≈禐?; 定義2個時間數(shù)據(jù)類型的常量TIME1、TIME2,它們值為20ns; 定義3個標(biāo)準(zhǔn)邏輯位STD_LOGIC數(shù)據(jù)類型的變量x、y、乙它們 的值是強(qiáng)未知的。

5、4. 答：為了方便各種不同數(shù)據(jù)類型間的運(yùn)算，VHDL允許用戶對原有的基本操作符重新定義，賦予新的含義和功 能，從而建立一種新的操作符，這就是重載操作符，定 義這種操作符的函數(shù)成為重載函數(shù)。重載運(yùn)算符的作用是 為了方便各種不同的數(shù)據(jù)類型間的運(yùn)算。要調(diào)用重載運(yùn)算符函數(shù)， 先要在程序包中進(jìn)行函數(shù)體的定義，調(diào)用的格式如下：x <=函數(shù)名（參數(shù)1,參數(shù)2,）參數(shù)個數(shù)和類型與所定義的函數(shù)要保持一致。5. 答：數(shù)據(jù)類型BIT INTEGERBOOLEA均定義在STD庫中。IEEE庫和程序 包 STD_LOGIC.1164 STD_LOGIC_UNSIGNEDTD_LOGIC_SIGNED STD_LO

6、GIC_AR等總是可見的。6. 答：子程序有兩種類型，即過程（PROCEDUF和函數(shù)（FUNCTION）它們的區(qū)別在于：過程的調(diào)用可以通過其界面獲得多個返回值，而函數(shù)只能返回一個值；在函數(shù)入口中，所有參數(shù)都是輸入?yún)?shù)，而 過程有輸入?yún)?shù)、輸出參數(shù)和雙向參數(shù)；過程一般被看作一種語句 結(jié)構(gòu)，而函數(shù)通常是表達(dá)式的一部分；過程可以單獨(dú)存在，而函數(shù)通常作為語句的一部分調(diào)用。7. 答:應(yīng)注意以下問題：已列出敏感信號的進(jìn)程中不能使用任何形 式的WAIT語句；一般情況下，只有 WAITUNTIL格式的等待語句 可以被綜合器所接受，其余語句格式只能在VHDL仿真器中使用； 在使用WAITON語句的進(jìn)程中，敏感信

7、號量應(yīng)寫在進(jìn)程中的 WAITON 語句后面；在不使用WAITON語句的進(jìn)程中，敏感信號量應(yīng)在開 頭的關(guān)鍵詞PROCESS面的敏感信號表中列出。8. 答:調(diào)用數(shù)據(jù)類型變換函數(shù)或重載運(yùn)算符函數(shù)時； 富定義UNSIGNED 類型的數(shù)據(jù)時。舉例如下：LIBRAR Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;IF temp二"11111111"THEN temp:二"00000000"ELSE temp:=temp+16;END IF; 9. 答：因?yàn)樾盘栙x值語句的共同點(diǎn)是賦

8、值目標(biāo)必須都是信號，所有 賦值語句與其它并行語句一樣，在結(jié)構(gòu)體內(nèi)的執(zhí)行是同時發(fā)生的， 與它們的書寫順序沒有關(guān)系，所以每一信號賦值語句都相當(dāng)于一 條縮寫的進(jìn)程語句。由于這條語句的所有輸入信號都被隱性地列 入此縮寫進(jìn)程的敏感信號表中，故任何信號的變化都將相關(guān)并行 語句的賦值操作，這樣就實(shí)現(xiàn)了敏感信號的檢測。10. 答：相同點(diǎn)：CASE語句中各子句的條件不能有重疊，必須包容所有的條件；WITH_SECLECf句也不允許選擇值有重疊現(xiàn)象，也不 允許選擇值涵蓋不全的情況。另外，兩者對子句各選擇值的測試 都具有同步性，都依賴于敏感信號的變化。不同點(diǎn)：CASE語句只能在進(jìn)程中使用，至少包含一個條件語句，可以

9、有多個賦值目標(biāo)； WITH_SECLE(語句根據(jù)滿足的條件，對信號進(jìn)行賦值，其賦值目 標(biāo)只有一個，且必須是信號。11. 原程序轉(zhuǎn)換如下：ARCHITECTURE one OF mux ISBEGINPROCESS (a , b ,c ,d)BEGINNEXT1 <="110"1WHEN a' 0' AND b= 1' ELSEd WHEN a=' 0' ELSEc WHEN b=' 1' ELSE"1011"END one;END PROCESS;12. (1)功能描述如下：LIBRAR Y

10、IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTIT Y decoder38 ISPORT(a,b,c,g1,g1a,a2b:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END decoder38;ARCHITECTURE behave38 OF decoder38 ISSIGNAL in da: STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINin da<=c &b&a;PROCESS(i ndata,g1,g2a,g2b)BEGINIF(g1='1' AND

11、 g2a='0' AND g2b='0') THENCASE inda ISWHEN "000"=>q<二"11111110"WHEN "001"=>qv二"11111101"WHEN "010"=>qv二"11111011"WHEN "011"=>qv二"11110111"WHEN "100"=>qv二"11101111"WHE

12、N "101"=>qv二"11011111"WHEN "110"=>qv二"10111111"WHEN "111"=>qv二"01111111"WHEN OTHERS =>qv二"XXXXXXXX"END CASE;ELSEq<="11111111"END IF;END PROCESS;END behave38;(2)功能描述如下：LIBRAR Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTIT Y mux8 ISPORT(d0,d1,d2,d3,d4,d5,d6,d7:INSTD_LOGIC_VECTOR(7DOWNTO 0);s0,s1,s2:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END mux8;ARCHITECTURE behave OF mux8 ISSIGNAL s: STD_L0GIC_VECT0R(2 DOWNTO 0);BEGINs <=s2&s1& s0;WITH s SECLECTd <=d0 WHEN "000",d1 W