計(jì)算機(jī)組成與結(jié)構(gòu)

1、計(jì)算機(jī)組成與結(jié)構(gòu)一、填空題（每小題 0.5 分，共 10 分）1、從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為 。2、按照 傳輸數(shù)據(jù)格式不同 劃分，總線數(shù) 據(jù)通信方式可 分為 和兩類。3、對(duì) I/O 數(shù)據(jù)傳送的控制方式，可分為：程序直接控制方式、 、 。4、漢字的 、是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。5、 RISC的中文含義是; CISC的中文含義是。6、 對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式，它們是 和7、在存儲(chǔ)系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問題，此時(shí)我們較常使用的替換算法有 和等。8、 一條指令實(shí)際上包括兩部分即 和 。9、按照總線仲裁電路的位置不同，

2、 可分為 仲裁和 仲裁。10、軟件系統(tǒng)包括： 和應(yīng)用軟件二、選擇題（每小題 1 分，共 10 分）1、cache 和主存交換信息的單位是（ ）A. 字節(jié) B. 機(jī)器字 C. 字塊 D.視 cache 情況而定計(jì)算機(jī)組成與結(jié)構(gòu)試卷（第 6頁，共 6 頁）2、下列寄存器中，匯編語言程序員可見的是（）.存儲(chǔ)器地址寄存器（ MAR）D.指令寄存器（IR）。操作數(shù)在內(nèi)存中 無法確定操作數(shù)在哪里）。.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易4個(gè)字節(jié)，一個(gè)總線周期占 4 個(gè)時(shí)鐘周）D. 10MB/s）、 C P I、 VESA

3、、 E I SAA. 程序計(jì)數(shù)器（PQBC存儲(chǔ)器數(shù)據(jù)寄存器（MDR3、若某指令采用寄存器相對(duì)尋址，則（A. 操作數(shù)在寄存器中B.C. 操作數(shù)就在指令中D.4、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是（AB. 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難CD5、假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸期，總線時(shí)鐘頻率為10MHz則總線帶寬是（A. 40MB/s B. 30MB/s C. 20MB/s6、下列選項(xiàng)中英文縮寫都是總線標(biāo)準(zhǔn)的為（A. PCI 、CRT、USB、EISAB. ISAC. ISA、EISA、PCI、VESAD. ISA、SCSI、RAM、MIPS7、某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由 cache

4、 和內(nèi)存兩部分構(gòu)成。某程序執(zhí)行過程中，訪問內(nèi)存100 次，其中有 3 次未在 cache 中找到需訪問內(nèi)容，則 cache 的命中率為（ ）A. 30% B. 3% C. 97%D. 9.7%8、 計(jì)算機(jī)系統(tǒng)中微程序存放在（）中A. ROMB.指令寄存器 C. 控制存儲(chǔ)器 D. cache9、下列不屬于DMA專送方式的是（）停止CPI訪問和DMA交替訪存增加存儲(chǔ)單元數(shù)量降低存儲(chǔ)器價(jià)格A. CPU 周期挪用B.C. 分時(shí)專送D. CPU10、 將存儲(chǔ)器芯片進(jìn)行位擴(kuò)展可以（）A. 提高存儲(chǔ)器速度B.C. 增加存儲(chǔ)器字長(zhǎng)D.三、名詞解釋（每題 4 分，共 20 分）1、基數(shù)2、DRAM3、堆棧4、D

5、MA5、隨機(jī)存取四、簡(jiǎn)答題（每題 5 分，共 30分）1、試述計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)。2、試述在設(shè)計(jì)指令系統(tǒng)時(shí) ,通常應(yīng)從哪 4個(gè)方面考慮 ?3、試述在微程序的控制器中，通常有哪 5 種得到下一條指令地址的方式？4、試述組合邏輯控制器應(yīng)由哪幾個(gè)功能部件組成？5、試述Cache有哪3種基本映象方式，各自的主要特點(diǎn)是什么?6、試述靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器器件的特性有哪些主要區(qū)別？各自主要應(yīng)用在什么地 方？五、計(jì)算題（每題 15分，共 30分）1、若浮點(diǎn)數(shù)x的IEEE754標(biāo)準(zhǔn)存儲(chǔ)格式為（41700000） 16,求其浮點(diǎn)數(shù)的十進(jìn)制數(shù)值。2、有一個(gè)具有 32位地址線和 16位數(shù)據(jù)線的存儲(chǔ)器，問：（

6、1 ）該存儲(chǔ)器能夠存儲(chǔ)多少字節(jié)信息？（2）如果用4M*8位的RAM芯片構(gòu)成該存儲(chǔ)器，貝U需要這樣的芯片多少片?（ 3）需要多少位進(jìn)行芯片選擇？一、填空題（每小題0.5分，共10分）1、 通常計(jì)算機(jī)的更新?lián)Q代以 為依據(jù)。微型計(jì)算機(jī)的發(fā)展通常以 為技術(shù)標(biāo)志。計(jì)算機(jī)輔助教學(xué)的英文縮寫是 o2、已知 X=（-1021）10,則X補(bǔ)= 移=o3、已知 X=0.11011 , Y= -0.10010 ,則X補(bǔ)= ,-Y補(bǔ)= +丫補(bǔ)= o4、 微指令分成水平型微指令和 微指令，可同時(shí)執(zhí)行若干個(gè)微操作，執(zhí)行指令的速度快。5、對(duì)于單色字符顯示器，若每屏可顯示 80列X 25行=2000個(gè)字符，字符窗口為9X14

7、點(diǎn)陣，字符為7X 9點(diǎn)陣，其VRAM中存放的是，容量為字節(jié)。如果是圖像顯示器，幀存儲(chǔ)器的容量是 o6、 一個(gè)512KX 8位的存儲(chǔ)器，其地址總線和數(shù)據(jù)總線的和是 根，其中地址總線為根.7、 Cache是指，主存和CPU之間增加Cache的目的是。& 一臺(tái)計(jì)算機(jī)所具有的各種機(jī)器指令的集合稱為該計(jì)算機(jī) o9、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做 ，它常用若干個(gè)來表示,它與微指令的執(zhí)行周期相對(duì)應(yīng)。而后者又包含若干個(gè)時(shí)鐘周期。二、選擇題（每小題1分，共10分）1、在計(jì)算機(jī)的機(jī)器數(shù)中，（）中“0”的表示方式是唯一的A.原碼B.反碼 C. 補(bǔ)碼 D.真值2、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度

8、指標(biāo)的是（A. MFLOPS B. CPI C. IPC D. MIPS3、假定有 4 個(gè)整數(shù)用 8 位補(bǔ)碼分別表示 r1=FEH,r2=F2H,r3=90H,r4=F8H, 若將運(yùn)算結(jié) 果放在一個(gè) 8 位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（ ）A. r1*r2 B. r2*r3 C.r1*r4 D. r2*r4 4、 已知定點(diǎn)整數(shù)x的補(bǔ)碼為1x3x2x1x0，且x>-8，則必有（）A. x3=1,x2x0 任意B. x3=0,x2x0至少有一個(gè)為 1C. x3=1 ， x2x0 至少有一個(gè)為 1 D. x3=0,x2x0 任意5、 設(shè)在網(wǎng)絡(luò)中傳送采用偶校驗(yàn)的 ASCII 碼，當(dāng)收到的數(shù)

9、據(jù)位為 11101101時(shí)，可以斷 定（ ）A. 未出錯(cuò) B. 出現(xiàn)偶數(shù)位錯(cuò) C. 出現(xiàn)奇數(shù)位錯(cuò) D. 未出錯(cuò)或者出現(xiàn)偶數(shù)位錯(cuò)6、兩個(gè)浮點(diǎn)數(shù)進(jìn)行加減運(yùn)算，在尾數(shù)加減過程中如果出現(xiàn)溢出則需要（）A. 中斷處理 B. 左規(guī)7、設(shè)機(jī)器數(shù)采用補(bǔ)碼形式，若加法運(yùn)算時(shí)， 斷定（ ）A. 運(yùn)算結(jié)果一定為負(fù)B.C. 運(yùn)算結(jié)果一定不會(huì)溢出D.C. 右規(guī) D. 舍入加數(shù)和被加數(shù)的最高兩位不相同，則可以運(yùn)算結(jié)果一定為正運(yùn)算結(jié)果一定溢出&一個(gè)C語言程序在 一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量 x、y和z，其中x和y為int型，z為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x、y和

10、z的值分別是（）A. x=0000007FH,y=FFF9H,z=00000076HB. x=0000007FH,y=FFF9H,z=FFFF0076HC. x=0000007FH,y=FFF7H,z=00000076HD. x=0000007FH,y=FFF7H,z=FFFF0076H9、下列有關(guān)RAM和ROM勺敘述中，正確的是（）I RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器II RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問III RAM 和ROM都可以用作cache， II ， III03FFH所在的芯片的最I(lǐng)V RAM和ROM都需要進(jìn)行刷新A. 全部 B. II 和 III C. I

11、和 II D. I10、假定用若干個(gè)2KX 4的芯片組成8KX 8的存儲(chǔ)器，則地址 小地址是（ ）A.0800HB.0600HC.0000HD.0400H三、名詞解釋（每題 4 分，共 20 分）1 、機(jī)器語言2、立即尋址方式3、總線4、邏輯地址5、微程序控制器四、簡(jiǎn)答題（每題 5 分，共 30分）1、試述硬連線控制器如何產(chǎn)生微命令？產(chǎn)生微命令的主要條件是哪些？2、試述中斷處理過程？它主要應(yīng)用在什么場(chǎng)合？3、試述在DMA方式預(yù)處理（初始化）階段，CPU通過程序送出哪些信息?4、試述總線的分類方法主要有哪幾種？請(qǐng)分別按這幾種法說明總線的分類？請(qǐng)分別簡(jiǎn)述各層存5、試述存儲(chǔ)系統(tǒng)一般由哪三級(jí)組成 （不

12、包含CPU中的寄存器級(jí)） 儲(chǔ)器的作用（存放什么內(nèi)容）及對(duì)速度、容量的要求。6、試述中斷接口一般包含哪些基本組成？簡(jiǎn)要說明它們的作用計(jì)算機(jī)組成與結(jié)構(gòu)試卷（第 12頁，共 6 頁）五、計(jì)算題（每題15分，共30分）1、已知cache命中率H=0.98，主存比cache慢4倍，以知主存存取周期為 200ns,求cache/主存的效率和平均訪問時(shí)間。2、設(shè)8位有效信息為11010110，求其海明校驗(yàn)碼。一、填空題（每小題0.5分，共10分）1、 程序訪問的為Cache的引入提供了理論依據(jù)。2、 動(dòng)態(tài)半導(dǎo)體存貯器的刷新一般有 、和三種方式。3、操作數(shù)由指令直接給出的尋址方式為 操作數(shù)的地址直接在指令中給

13、出的尋址方式為4、 一個(gè)1MX 8位的存儲(chǔ)器，其地址總線和數(shù)據(jù)總線的和是 根，其中地址總線為根.5、 一臺(tái)計(jì)算機(jī)所具有的各種機(jī)器指令的集合稱為該計(jì)算機(jī) o6、 主存與cache的地址映射有, ,三種方式。7、在浮點(diǎn)加法算中，當(dāng)尾數(shù)需要右移時(shí)，應(yīng)進(jìn)行舍入處理。常用的舍入方法有和 兩種。&按照存儲(chǔ)器的不同工作方式可以將存儲(chǔ)器分為隨機(jī)存取存儲(chǔ)器（RAM、和順序存取存儲(chǔ)器（SAMo9、 有靜態(tài)RAM與動(dòng)態(tài)RAM可供選擇，在構(gòu)成大容量主存時(shí)，一般就選擇10、與靜態(tài)M0型存儲(chǔ)器相比，動(dòng)態(tài)M0型存儲(chǔ)器的最大特點(diǎn)是存儲(chǔ)信息需要不斷地11、主存儲(chǔ)器進(jìn)行兩次連續(xù)、獨(dú)立的操作（讀/寫）之間所需的時(shí)間稱作12

14、、軟件系統(tǒng)包括： 和o二、選擇題（每小題1分，共10分）1、計(jì)算機(jī)ALU的功能為（、A.進(jìn)行計(jì)算機(jī)過程控制B.存放數(shù)據(jù)和程序計(jì)算機(jī)組成與結(jié)構(gòu)試卷（第 14頁，共6頁）C. 完成外設(shè)和內(nèi)存之間的數(shù)據(jù)傳送 D. 完成數(shù)字和邏輯運(yùn)算2、下列對(duì)于 cache 的描述正確的是（ ）A. cache 用于存放程序和數(shù)據(jù)， cache 就是內(nèi)存B. cache 有自己的指令系統(tǒng)，可以輔助 CPU完成一定操作C. cache的存在是為了緩解CPU和內(nèi)存之間的速度差距D. cache分為片內(nèi)cache和片外cache,所謂片內(nèi)cache就是在主板上的cache。3、采用串行接口進(jìn)行 7 位 ASCII 碼傳送，

15、帶有一位校驗(yàn)位， 一位起始位， 一位停止位， 當(dāng)波特率為 9600波特時(shí),字符傳送速率為（ ）A. 960 B. 873 C. 1371 D. 4804、某磁盤內(nèi)直徑24cm外直徑36cm磁盤的道密度為50道/cm,問磁盤共有（） 磁道A. 600 個(gè) B. 50 個(gè) C. 300 個(gè) D. 無法確定磁道個(gè)數(shù)5、 下列對(duì)于存儲(chǔ)器的分類描述錯(cuò)誤的是（）A. DRAM稱為動(dòng)態(tài)存儲(chǔ)器，其優(yōu)點(diǎn)是掉電之后信息可以完好保留B. 磁盤稱為磁表面存儲(chǔ)器，其每位價(jià)格低于內(nèi)存C. 在計(jì)算機(jī)的存儲(chǔ)系統(tǒng)中，CPU可以直接訪問內(nèi)存中的數(shù)據(jù)D. 存儲(chǔ)器的容量單位可以為 B、KB MB GB TB等6、下列哪一個(gè)方式不屬于

16、CPU管理外圍設(shè)備的方式（）A. 通道方式 B. 設(shè)備自主方式 C. DMA 方式 D. 程序查詢方式7、某計(jì)算機(jī)的指令流水線由三個(gè)功能段組成，指令流經(jīng)各個(gè)功能段的時(shí)間分別為90ns,85ns,95ns。則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（）A. 90ns B. 85nsC. 95ns D. 100ns8、某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由 cache 和內(nèi)存兩部分構(gòu)成。某程序執(zhí)行過程中，訪問內(nèi)存100 次，其中有 3 次未在 cache 中找到需訪問內(nèi)容，則 cache 的命中率為（ ）A. 30%B. 3%C.97% D. 9.7%9、下列關(guān)于RISC和CISC描述錯(cuò)誤的是（）A. RISC 稱為精簡(jiǎn)指令

17、系統(tǒng) ，其指令系統(tǒng)中的指令條數(shù)少于 CISCB. CISC中指令系統(tǒng)中指令條數(shù)多，每條指令的利用率都高于RISC中的指令C. RISC 指令長(zhǎng)度固定，尋址方式種類少，僅有少數(shù)指令需要訪問內(nèi)存D. RISC 指令功能簡(jiǎn)單，控制器多采用硬布線方式。10、某計(jì)算機(jī)的控制器為微程序控制器，一條指令的執(zhí)行對(duì)應(yīng)微程序的執(zhí)行過程，系 統(tǒng)的微指令存放在（ ）A. 內(nèi)存中 B. 控制存儲(chǔ)器中 C. CPU 指令 cache 中 D. 寄存器中三、名詞解釋（每題 4 分，共 20 分）1、微程序2、隨機(jī)存儲(chǔ)器3、指令流水4、消息傳輸方式5、多級(jí)中斷四、簡(jiǎn)答題（每題 5 分，共 30分）1、簡(jiǎn)述浮點(diǎn)數(shù)加減法運(yùn)算的操

18、作步驟2、試述海明碼能實(shí)現(xiàn)檢錯(cuò)糾錯(cuò)的基本原理 ?為什么能發(fā)現(xiàn)并改正一位錯(cuò)、也能發(fā)現(xiàn)二位錯(cuò)，校驗(yàn)位和數(shù)據(jù)位在位數(shù)上應(yīng)滿足什么條件？3、試述運(yùn)算器中的ALU通?？梢蕴峁┑闹辽?種運(yùn)算功能？運(yùn)算器中使用多累加器的 好處是什么 ?乘商寄存器的基本功能是什么 ?計(jì)算機(jī)組成與結(jié)構(gòu)試卷（第 18頁，共 6 頁）4、試述使用陣列磁盤的目的是什么？陣列磁盤中的RAID0、RAID1 各有什么樣的容錯(cuò)能力？5、試述程序控制方式、程序中斷方式、直接存儲(chǔ)器訪問方式，在完成輸入/ 輸出操作時(shí)的優(yōu)缺點(diǎn)。6、試述針式、噴墨式、激光 3 類打印機(jī)各自的優(yōu)缺點(diǎn)五、計(jì)算題（每題15分，共30分）1、某計(jì)算機(jī)的字長(zhǎng)為16位，存儲(chǔ)器按字編址，訪內(nèi)存指令格式下圖所示OPM151110870其中OP是操作碼，M是定義尋址方式，A為形式地址。設(shè)PC和RX分別為程序計(jì)數(shù) 器和變址寄存器，字長(zhǎng)為16位，其中M=0為立即尋址、M=1為直接尋址、M=2為間接 尋址、M=3為變址尋址、M=4為相對(duì)尋址。問：（1）該格式能定義多少種指令？ （3分）（2） 各種尋址方式的尋址范圍為多少字？（3分）（3）寫出各種尋址方式的有效地址 EA的計(jì)算式。（3分）計(jì)算機(jī)組成與結(jié)構(gòu)試卷（第17頁，共6頁）2、某計(jì)算機(jī)CPU的主頻為500MHz CPI=5。假定