EDA開發(fā)軟件及應(yīng)用課件

1、EDA開發(fā)軟件及應(yīng)用2022-1-27第五章EDA開發(fā)軟件及應(yīng)用EDA開發(fā)軟件及應(yīng)用l 本章以本章以Altera公司的公司的Quatus7.2開發(fā)軟件為主，開發(fā)軟件為主，介紹介紹EDA開發(fā)軟件的使用方法，并通過具體實(shí)例講解在開發(fā)軟件的使用方法，并通過具體實(shí)例講解在該設(shè)計平臺上設(shè)計輸入、綜合分析、布局布線、時序仿該設(shè)計平臺上設(shè)計輸入、綜合分析、布局布線、時序仿真、編程配置、調(diào)試下載等過程。真、編程配置、調(diào)試下載等過程。 概 述EDA開發(fā)軟件及應(yīng)用 Quartus是是Altera公司在公司在Max+plus基礎(chǔ)上推出的基礎(chǔ)上推出的新一代功能強(qiáng)大的新一代功能強(qiáng)大的Windows環(huán)境下環(huán)境下CPLD/

2、FPGA的開發(fā)軟的開發(fā)軟件，該開發(fā)軟件是一個完全集成化、易學(xué)易用的可編程邏件，該開發(fā)軟件是一個完全集成化、易學(xué)易用的可編程邏輯設(shè)計環(huán)境。輯設(shè)計環(huán)境。 Quartus軟件可以在多種平臺上運(yùn)用。它所提供的靈軟件可以在多種平臺上運(yùn)用。它所提供的靈活性和高效性是無可比擬的，其豐富的圖形界面，輔之以活性和高效性是無可比擬的，其豐富的圖形界面，輔之以完整的、可及時訪問的在線文檔，使初學(xué)者能夠輕松掌握完整的、可及時訪問的在線文檔，使初學(xué)者能夠輕松掌握和使用。和使用。5.1 Quartus軟件簡介軟件簡介EDA開發(fā)軟件及應(yīng)用5.2 Quartus軟件的安裝上機(jī)演示安裝過程上機(jī)演示安裝過程EDA開發(fā)軟件及應(yīng)用l

3、 Quartus的設(shè)計過程主要由四部分組成：的設(shè)計過程主要由四部分組成：l 1）設(shè)計輸入）設(shè)計輸入l 2）設(shè)計編譯）設(shè)計編譯l 3）設(shè)計仿真）設(shè)計仿真l 4）器件編程。）器件編程。l l 下圖所示為下圖所示為Quartus軟件的基本設(shè)計流程。軟件的基本設(shè)計流程。5.3 Quartus設(shè)計輸入設(shè)計輸入EDA開發(fā)軟件及應(yīng)用新項目建立新項目建立建立設(shè)計文件建立設(shè)計文件文本設(shè)計輸入文本設(shè)計輸入原理圖設(shè)計輸入原理圖設(shè)計輸入分析分析&綜合綜合布局布線布局布線時序分析時序分析修改錯誤修改錯誤仿真仿真全程編譯全程編譯編程下載編程下載設(shè)計成功設(shè)計成功有錯有錯有錯有錯有錯有錯無錯無錯無錯無錯無錯Quartus基本

4、設(shè)計流程基本設(shè)計流程EDA開發(fā)軟件及應(yīng)用5.3 Quartus設(shè)計輸入1. 文本設(shè)計輸入方式文本設(shè)計輸入方式 以一個四位全加器的以一個四位全加器的VHDL語言設(shè)計為例，介紹語言設(shè)計為例，介紹Quartus7.2開發(fā)軟件的文本設(shè)計輸入的使用方法。開發(fā)軟件的文本設(shè)計輸入的使用方法。EDA開發(fā)軟件及應(yīng)用l（1）建立設(shè)計項目）建立設(shè)計項目l無論是哪一種輸入方式，首先必須建立一個項目。所建立無論是哪一種輸入方式，首先必須建立一個項目。所建立的項目名稱要保證和設(shè)計名一致，以便于的項目名稱要保證和設(shè)計名一致，以便于Quartus軟件軟件的編譯。的編譯。l 1）啟動）啟動Quartus7.2；l 2）建立項目

5、，選擇菜單命令：）建立項目，選擇菜單命令：l File New Porject Wizard 單擊單擊 NEXT；l 3）彈出建立新項目向?qū)υ捒颍棾鼋⑿马椖肯驅(qū)υ捒?，如下圖：，如下圖：l 登記設(shè)計文件的地址、設(shè)計項目的名稱和頂層文件登記設(shè)計文件的地址、設(shè)計項目的名稱和頂層文件實(shí)體名。實(shí)體名。l 在多層次系統(tǒng)設(shè)計中，一般以與設(shè)計項目同名的設(shè)在多層次系統(tǒng)設(shè)計中，一般以與設(shè)計項目同名的設(shè)計實(shí)體作為頂層文件。計實(shí)體作為頂層文件。1. 文本設(shè)計輸入方式-建立項目EDA開發(fā)軟件及應(yīng)用設(shè)計項目所在文件名設(shè)計項目所在文件名設(shè)計項目名設(shè)計項目名頂層文件實(shí)體名頂層文件實(shí)體名建立新項目向?qū)υ捒蚪⑿马椖?/p>

6、向?qū)υ捒? EDA開發(fā)軟件及應(yīng)用 4）單擊）單擊“Next”，彈出建立新項目向?qū)棾鼋⑿马椖肯驅(qū)υ捒蛟捒?，用于添加頂層，用于添加頂層設(shè)計文件和其他底層設(shè)設(shè)計文件和其他底層設(shè)計文件等。計文件等。1. 文本設(shè)計輸入方式-建立項目EDA開發(fā)軟件及應(yīng)用 5）單擊）單擊“Next”按按鈕，彈出建立新項目向鈕，彈出建立新項目向?qū)υ捒驅(qū)υ捒?，用于設(shè)置，用于設(shè)置編程下載的目標(biāo)芯片的編程下載的目標(biāo)芯片的類型和型號類型和型號。1. 文本設(shè)計輸入方式-建立項目EDA開發(fā)軟件及應(yīng)用 6）單擊）單擊“Next”，彈出建立新項目向?qū)υ捒?，彈出建立新項目向?qū)υ捒?，用，用于設(shè)置第三方于設(shè)置第三方EDA工

7、具軟件的使用，可設(shè)置為不使用。工具軟件的使用，可設(shè)置為不使用。 7）單擊）單擊“Next”按鈕按鈕單擊單擊“Finish”按鈕，完成新按鈕，完成新設(shè)計項目的建立。設(shè)計項目的建立。1. 文本設(shè)計輸入方式-建立項目EDA開發(fā)軟件及應(yīng)用1）選擇，彈出新建文件對話框：）選擇，彈出新建文件對話框： 出現(xiàn)出現(xiàn) “Device Design Files”和和“Other Files”兩個簽兩個簽項。項。 “Device Design Files”標(biāo)簽項包括標(biāo)簽項包括VHDL及原理圖等及原理圖等文件類型；文件類型； “Other Files”標(biāo)簽項包括波形圖等文件類型。標(biāo)簽項包括波形圖等文件類型。 選擇選擇V

8、HDL文件類型；文件類型；2）單擊）單擊“OK”按鈕按鈕彈出文本編輯窗口；彈出文本編輯窗口； 在該窗口在該窗口 輸入四位全加器的源程序輸入四位全加器的源程序VHDL文件，文件， 見下圖。見下圖。 2. 文本設(shè)計輸入方式-輸入文本文件EDA開發(fā)軟件及應(yīng)用l四位全加器的源程序如下：四位全加器的源程序如下：llibrary ieee;luse ieee.std_logic_1164.all;luse ieee.std_logic_unsigned.all;lentity adder4b islport(cin: in std_logic;l a,b: in std_logic_vector(3 do

9、wnto 0);l s: out std_logic_vector(3 downto 0);l cout:out std_logic);lend adder4b;larchitecture art of adder4b islsignal sint:std_logic_vector(4 downto 0);lsignal aa,bb:std_logic_vector(4 downto 0);lbeginlaa=0&a;lbb=0&b;lsint=aa+bb+cin;ls=sint(3 downto 0);lcout”、“ ”及及“”四個按鈕將四個按鈕將Node添加到添加到“Selected N

10、odes”欄中或者從欄中或者從“Selected Nodes”欄中刪除。欄中刪除。5.5 Quartus設(shè)計仿真EDA開發(fā)軟件及應(yīng)用l3 設(shè)置仿真時間設(shè)置仿真時間l 系統(tǒng)默認(rèn)的仿真時間為系統(tǒng)默認(rèn)的仿真時間為1 s。l 選擇菜單命令選擇菜單命令l EditEnd Time出現(xiàn)對話框出現(xiàn)對話框鍵入最終的仿真鍵入最終的仿真時間。時間。l4 設(shè)置輸入信號設(shè)置輸入信號l 編輯仿真輸入信號波形時，仿真信號頻率要盡可編輯仿真輸入信號波形時，仿真信號頻率要盡可能與實(shí)際信號的工作頻率相同。能與實(shí)際信號的工作頻率相同。 5.5 Quartus設(shè)計仿真EDA開發(fā)軟件及應(yīng)用選擇工具波形編輯工具全屏顯示未初始化數(shù)據(jù)U0

11、電平（強(qiáng)0）高阻Z弱0無關(guān)DC計數(shù)值任意值文本工具放大/縮小工具強(qiáng)未知X1電平（強(qiáng)1）弱未知W弱1反相時鐘隨機(jī)值仿真信號編輯窗仿真信號編輯窗 5.5 Quartus設(shè)計仿真EDA開發(fā)軟件及應(yīng)用5.6 Quartus器件編程l1 引腳設(shè)置和下載引腳設(shè)置和下載l 將輸入輸出端口信號鎖定在目標(biāo)芯片的確定引腳上，將輸入輸出端口信號鎖定在目標(biāo)芯片的確定引腳上，再編譯下載。再編譯下載。l 1）依次選擇菜單命令）依次選擇菜單命令A(yù)ssignmentsAssignment Editor，彈出配置編輯窗口，在，彈出配置編輯窗口，在Category欄中選擇欄中選擇pin。l 2）雙擊配置編輯窗標(biāo)簽）雙擊配置編輯窗

12、標(biāo)簽 To欄中的欄中的Newl 在下拉欄中選擇本工程需要鎖定的端口信號名；雙在下拉欄中選擇本工程需要鎖定的端口信號名；雙擊擊Location欄中的欄中的New，在下拉欄中選擇對應(yīng)端，在下拉欄中選擇對應(yīng)端口信號名的器件引腳號口信號名的器件引腳號 。l 3）保存引腳鎖定的信息后，必須再重新編譯一次，）保存引腳鎖定的信息后，必須再重新編譯一次，才能將引腳鎖定的信息編譯進(jìn)編程下載文件中。才能將引腳鎖定的信息編譯進(jìn)編程下載文件中。EDA開發(fā)軟件及應(yīng)用l2 器件編程下載器件編程下載l 當(dāng)時序仿真完成后，把編譯生成的當(dāng)時序仿真完成后，把編譯生成的.sof文件下載到文件下載到具體的具體的CPLD/FPGA器件

13、中。器件中。l 首先將下載電纜的一端與電腦的并行口相連，另一首先將下載電纜的一端與電腦的并行口相連，另一端與可編程器件的電路板相連，實(shí)現(xiàn)在系統(tǒng)編程。端與可編程器件的電路板相連，實(shí)現(xiàn)在系統(tǒng)編程。l 1）選擇菜單命令）選擇菜單命令Tools Programmer，彈出編，彈出編程器對話框窗口，直接對程器對話框窗口，直接對CPLD/FPGA進(jìn)行配置，選擇進(jìn)行配置，選擇JTAG編程模式編程模式l 在在Program/Configure欄下的小方框中打勾。同時欄下的小方框中打勾。同時仔細(xì)核對下載文件名和文件路徑，如果準(zhǔn)確無誤，單擊仔細(xì)核對下載文件名和文件路徑，如果準(zhǔn)確無誤，單擊左側(cè)的左側(cè)的“Add File”按鈕。按鈕。 5.6 Quartus器件編程EDA開發(fā)軟件及應(yīng)用l 2）如果是第一次使用該功能，）如果是第一次使用該功能，“Hardware Setup”按鈕后顯示按鈕后顯示“No Hardware”，需要用戶安裝，需