電路實(shí)驗(yàn)教材

1、實(shí)驗(yàn)八 門(mén)電路邏輯功能及測(cè)試實(shí)驗(yàn)?zāi)康?熟悉門(mén)電路邏輯功能。2了解數(shù)字電路實(shí)驗(yàn)?zāi)K及示波器的使用方法。實(shí)驗(yàn)儀器及材料1 雙蹤示波器 2 集成芯片74LS00 二輸入端四與非門(mén) 2片74LS20 四輸入端雙與非門(mén) 1片74LS86 二輸入端四異或門(mén) 1片74LS04 六反相器 1片實(shí)驗(yàn)內(nèi)容選擇實(shí)驗(yàn)用的集成電路，按自己設(shè)計(jì)的實(shí)驗(yàn)接線圖接好連線，特別注意Vcc及地線不能接錯(cuò)。線接好后經(jīng)實(shí)驗(yàn)指導(dǎo)教師檢查無(wú)誤方可通電實(shí)驗(yàn)。實(shí)驗(yàn)中改動(dòng)接線須先斷開(kāi)電源，接好線后再通電實(shí)驗(yàn)。1測(cè)試門(mén)電路邏輯功能（1）選用雙四輸入與非門(mén)74LS20一只，按圖8.1接線、輸入端接S1S4電平開(kāi)關(guān)，輸出插口），出端接電平顯示發(fā)光二極

2、管（D1D8任意一個(gè)）圖8.1（2）將電平開(kāi)關(guān)按表8.1置位，分別測(cè)輸出電壓及邏輯狀態(tài)。表8.1輸入輸出1234Y電壓（V）HHHHLHHHLLHHLLLHLLLL2 異或門(mén)邏輯功能測(cè)試圖8.2（1）選二輸入四異或門(mén)電路74LS86，按圖8.2接線，輸入端1、2、4、5接電平開(kāi)關(guān)，輸出端A、B、Y接電平顯示發(fā)光二極管。（2）將電平開(kāi)關(guān)按表8.2置位，將結(jié)果填入表中。表8.2輸入輸出ABYY電壓（V）L LH LH HH HH HL HL LL LL LH LH HL H3邏輯電路的邏輯關(guān)系（1） 用74LS00按圖8.3，8.4接線，將輸入輸出邏輯關(guān)系分別填入表8.3和表8.4中。圖8.3表8

3、.3輸入輸出ABYLLHHLHLH圖8.4表8.4輸入輸出ABYZLLHHLHLH（2）寫(xiě)出上面兩個(gè)電路邏輯表達(dá)式。4邏輯門(mén)傳輸延遲時(shí)間的測(cè)量。用六反相器（非門(mén)）按圖8.5接線，輸入200KHz連續(xù)脈沖，用雙蹤示波器測(cè)輸入，輸出相位差，計(jì)算每個(gè)門(mén)的平均傳輸延遲時(shí)間的tpd值。圖8.55利用與非門(mén)控制輸出。用一片74LS00按圖8.6接線，S接任一電平開(kāi)關(guān)，用示波器觀察S對(duì)輸出脈沖的控制作用。6用與非門(mén)組成其它門(mén)電路并測(cè)試驗(yàn)證。（1）組成或非門(mén)。用一片二輸入端四與非門(mén)組成或非門(mén)畫(huà)出電路圖，測(cè)試并填表8.5圖1.6表8.5輸入輸出ABY00011011圖8.6表8.6ABY00011011（2）組

4、成異或門(mén)（a）將異或門(mén)表達(dá)式轉(zhuǎn)化為與非門(mén)表達(dá)式。（b）畫(huà)出邏輯電路圖。（c）測(cè)試并填表8.6。實(shí)驗(yàn)報(bào)告1 按各步驟要求填表并畫(huà)邏輯圖?！舅伎碱}】（1）怎樣判斷門(mén)電路邏輯功能是否正常？（2）與非門(mén)一個(gè)輸入接連續(xù)脈沖，其余端什么狀態(tài)時(shí)允許脈沖通過(guò)？什么狀態(tài)時(shí)禁止脈沖通過(guò)？（3）異或門(mén)又稱(chēng)可控反相門(mén)，為什么？實(shí)驗(yàn)九 譯碼器實(shí)驗(yàn)【實(shí)驗(yàn)?zāi)康摹?掌握3-8線譯碼器邏輯功能和使用方法。2掌握3-8線譯碼器的擴(kuò)展?！緦?shí)驗(yàn)設(shè)備與器材】1數(shù)字萬(wàn)用表、雙蹤示波器。274LS138 3-8 線譯碼器2片； 74LS20 四輸入端二與非門(mén)1片【實(shí)驗(yàn)原理】譯碼的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號(hào)，具

5、有譯碼功能的邏輯電路稱(chēng)為譯碼器。譯碼器在數(shù)字系統(tǒng)中有廣泛的應(yīng)用，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號(hào)等。不同的功能可選用不同種類(lèi)的譯碼器。下圖表示二進(jìn)制譯碼器的一般原理圖：圖9-1 二進(jìn)制譯碼器的一般原理圖它具有n個(gè)輸入端， 2n個(gè)輸出端和一個(gè)使能輸入端。在使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，只有其中一個(gè)輸出端為有效電平，其余輸出端則為非有效電平。每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器，若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器（又稱(chēng)為多路數(shù)據(jù)分配器）。13-8 線譯碼

6、器74LS138它有三個(gè)地址輸入端A、B、C，它們共有8種狀態(tài)的組合，即可譯出8個(gè)輸出信號(hào)Y0Y7。另外它還有三個(gè)使能輸入端E1、E2、E3。它的引腳排列見(jiàn)圖9-2，功能表見(jiàn)表9-1。圖9-2 74LS138 的引腳排列圖表9-1 74LS138 的功能表【實(shí)驗(yàn)內(nèi)容】174LS138譯碼器邏輯功能測(cè)試在主實(shí)驗(yàn)箱上正確插好DIP擴(kuò)展板和輔助擴(kuò)展板，在DIP擴(kuò)展板上找一個(gè)16PIN的插座插上芯片74LS138，芯片第8腳接地（GND），16腳接電源（VCC）。將輔助擴(kuò)展板的VCC插孔，GND 插孔分別與直流電源部分的+5V插孔，GND 插孔相連。將74LS138的使能輸入端和地址輸入端分別接到輔助

7、擴(kuò)展板的邏輯電平輸出，將74LS138輸出端Y0Y7 分別接到輔助擴(kuò)展板邏輯電平顯示的8個(gè)發(fā)光二極管上，檢查連線正確無(wú)誤后按下直流電源開(kāi)關(guān)K101和K102。逐次撥動(dòng)對(duì)應(yīng)的撥位開(kāi)關(guān)，根據(jù)發(fā)光二極管的顯示變化，測(cè)試74LS138的邏輯功能。274LS151譯碼器邏輯功能測(cè)試測(cè)試方法與74LS138 類(lèi)似，只是輸入與輸出腳的個(gè)數(shù)不同，功能引腳不同。3兩片74LS138組合成4線-16線譯碼器圖9-5 兩片74LS138組合成4 線-16 線譯碼器按圖9-5 連接實(shí)驗(yàn)電路，由于實(shí)驗(yàn)箱上僅提供8個(gè)邏輯電平顯示燈，該步實(shí)驗(yàn)一共有16個(gè)輸出端，因此要靈活選用。例如先把低8位輸出接邏輯電平顯示輸入，D3接“

8、0”，控制D2，D1，D0的輸入情況，可看出低8位的不同顯示情況。然后把高8位輸出接邏輯電平顯示輸入，D3 接“1”，控制D2，D1，D0的輸入情況，可看高8位的不同顯示情況。4個(gè)輸入端接邏輯電平輸出。逐項(xiàng)測(cè)試電路的邏輯功能，自擬真值表，記錄實(shí)驗(yàn)結(jié)果?！緦?shí)驗(yàn)報(bào)告】1畫(huà)出實(shí)驗(yàn)線路，把觀察到的波形畫(huà)在坐標(biāo)上，并標(biāo)上相應(yīng)的地址碼。2對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論?！舅伎碱}】1. 譯碼器的應(yīng)用。2. 譯碼器的功能擴(kuò)展。實(shí)驗(yàn)十 數(shù)據(jù)選擇器實(shí)驗(yàn)【實(shí)驗(yàn)?zāi)康摹?. 掌握數(shù)據(jù)選擇器的邏輯功能和使用方法?！緦?shí)驗(yàn)設(shè)備與器材】1數(shù)字萬(wàn)用表、雙蹤示波器。274LS151 八選1數(shù)據(jù)選擇器 1片；74LS20 四輸入端二與非門(mén)

9、 1片【實(shí)驗(yàn)原理】數(shù)據(jù)選擇是指選擇多個(gè)通道數(shù)據(jù)中的一路，傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱(chēng)為數(shù)據(jù)選擇器。它的功能相當(dāng)于一個(gè)多個(gè)輸入的單刀多擲開(kāi)關(guān)，其示意圖如下：圖10-1 4選1 數(shù)據(jù)選擇器示意圖1.數(shù)據(jù)選擇器74LS15174LS151 是一種典型的集成電路數(shù)據(jù)選擇器，它有3個(gè)地址輸入端C、B、A，可選擇I0I78個(gè)數(shù)據(jù)源，具有兩個(gè)互補(bǔ)輸出端即同相輸出端Z和反相輸出端Z 。其引腳圖和功能表分別如下：表10-1 74LS151 的功能表圖10-2 74LS151的引腳圖表 【實(shí)驗(yàn)內(nèi)容】174LS153 數(shù)據(jù)選擇器邏輯功能測(cè)試在主實(shí)驗(yàn)箱上正確插好DIP 擴(kuò)展板和輔助擴(kuò)展板

10、，在DIP擴(kuò)展板上找一個(gè)16PIN 的插座插上芯片74LS153，芯片第8腳接地（GND），16腳接電源（VCC）。將輔助擴(kuò)展板的VCC插孔，GND插孔分別與直流電源部分的+5V插孔，GND插孔相連。將74LS153的使能輸入端和地址輸入端分別接到輔助擴(kuò)展板的邏輯電平輸出，將74LS153輸出端Z接到輔助擴(kuò)展板邏輯電平顯示的發(fā)光二極管上，檢查連線正確無(wú)誤后按下直流電源開(kāi)關(guān)K101和K102。逐次撥動(dòng)對(duì)應(yīng)的撥位開(kāi)關(guān)，根據(jù)發(fā)光二極管的顯示變化，測(cè)試74LS151的邏輯功能。2.用試用雙4選1的數(shù)據(jù)選擇器74LS153設(shè)計(jì)電路使其實(shí)現(xiàn)函數(shù)：并測(cè)試電路的正確性。3.將雙4選1的數(shù)據(jù)選擇器74LS153

11、擴(kuò)展成8選1數(shù)據(jù)選擇器并連接電路驗(yàn)證其正確性。.【實(shí)驗(yàn)報(bào)告】1畫(huà)出實(shí)驗(yàn)圖，并填表。2對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。【思考題】1. 用數(shù)據(jù)選擇器設(shè)計(jì)任意組合邏輯電路。2. 數(shù)據(jù)選擇器的擴(kuò)展。實(shí)驗(yàn)十一 組合邏輯電路的綜合設(shè)計(jì)【實(shí)驗(yàn)?zāi)康摹?掌握組合邏輯電路的分析與設(shè)計(jì)方法。2加深對(duì)基本門(mén)電路使用的理解。【實(shí)驗(yàn)設(shè)備與器材】1儀器數(shù)字萬(wàn)用表、示波器。2器件74LS00 二輸入端四與非門(mén) 1片74LS02 二輸入端四或非門(mén) 1片74LS04 六與非門(mén) 1片74LS10 三輸入端三與非門(mén) 2片74LS20 四輸入端二與非門(mén) 1片74LS151 四選1 數(shù)據(jù)選擇器 1片【實(shí)驗(yàn)原理】1組合電路是最常用的邏輯電路，可

12、以用一些常用的門(mén)電路來(lái)組合完成具有其他功能的門(mén)電路。例如，根據(jù)與門(mén)的邏輯表達(dá)式Z= AB = 得知，可以用兩個(gè)非門(mén)和一個(gè)或非門(mén)組合成一個(gè)與門(mén)，還可以組合成更復(fù)雜的邏輯關(guān)系。2分析組合邏輯電路的一般步驟是：1) 由邏輯圖寫(xiě)出各輸出端的邏輯表達(dá)式；2) 化簡(jiǎn)和變換各邏輯表達(dá)式；3) 列出真值表；4) 根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其功能。3設(shè)計(jì)組合邏輯電路的一般步驟與上面相反，是：1) 根據(jù)任務(wù)的要求，列出真值表；2) 用卡諾圖或代數(shù)化簡(jiǎn)法求出最簡(jiǎn)的邏輯表達(dá)式；3) 根據(jù)表達(dá)式，畫(huà)出邏輯電路圖，用標(biāo)準(zhǔn)器件構(gòu)成電路；4) 最后，用實(shí)驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。4組合邏輯電路的設(shè)計(jì)舉例用

13、“與非門(mén)”設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)“1”時(shí)，輸出端才為“1”。設(shè)計(jì)步驟：根據(jù)題意，列出真值表如表11-1 所示，再填入卡諾圖表11-1 中。表11-1 表決電路的真值表表11-2 表決電路的卡諾圖然后，由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式：Z = ABC + BCD + CDA + ABD最后，畫(huà)出用“與非門(mén)”構(gòu)成的邏輯電路如圖11-1 所示：圖11-1 表決電路原理圖輸入端接至邏輯開(kāi)關(guān)（撥位開(kāi)關(guān)）輸出插口，輸出端接邏輯電平顯示端口，自擬真值表，逐次改變輸入變量，驗(yàn)證邏輯功能?！緦?shí)驗(yàn)內(nèi)容】1按照實(shí)驗(yàn)原理，利用主電路板上的資源，結(jié)合DIP擴(kuò)展板和輔助擴(kuò)展板完成組合邏

14、輯電路的設(shè)計(jì)中的一個(gè)例子。2設(shè)計(jì)一個(gè)四人無(wú)棄權(quán)表決電路(多數(shù)贊成則提議通過(guò))，要求用2 輸入四與非門(mén)來(lái)實(shí)現(xiàn)（如果資源不夠可以使用74LS04或74LS20）。3設(shè)計(jì)一位全加器，要求用與、或、非門(mén)實(shí)現(xiàn)。4設(shè)計(jì)一個(gè)保險(xiǎn)箱用的4位數(shù)字代碼鎖，該鎖有規(guī)定的地址代碼A、B、C、D 四個(gè)輸入端和一個(gè)開(kāi)箱鑰匙孔信號(hào)E的輸入端，鎖的代碼由實(shí)驗(yàn)者自編。當(dāng)用鑰匙開(kāi)箱時(shí)，如果輸入代碼正確，保險(xiǎn)箱被打開(kāi)；如果輸入代碼錯(cuò)誤，電路將發(fā)出警報(bào)。要求用最少的與非門(mén)實(shí)現(xiàn)。5設(shè)計(jì)用3個(gè)開(kāi)關(guān)控制一個(gè)電燈的邏輯電路，要求改變?nèi)魏我粋€(gè)開(kāi)關(guān)的狀態(tài)都能控制電燈由亮變滅或者由滅變亮。要求用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)?！緦?shí)驗(yàn)報(bào)告】1將實(shí)驗(yàn)結(jié)果填入自制的

15、表格中，驗(yàn)證設(shè)計(jì)是否正確。2總結(jié)組合邏輯電路的分析與設(shè)計(jì)方法?！舅伎碱}】1. 電路設(shè)計(jì)中的注意事項(xiàng)。2. 在設(shè)計(jì)中如何使電路設(shè)計(jì)最簡(jiǎn)。實(shí)驗(yàn)十二 觸發(fā)器（一）【實(shí)驗(yàn)?zāi)康摹?、掌握基本RS、JK、T和D觸發(fā)器的邏輯功能。2、掌握集成觸發(fā)器的功能和使用方法。3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法?！緦?shí)驗(yàn)設(shè)備與器材】1儀器雙蹤示波器、數(shù)字萬(wàn)用表。2器件74LS00 二輸入四與非門(mén) 1片74LS02 二輸入端或非門(mén) 1片74LS04 六反相器 1片74LS10 三輸入端三與非門(mén)1 片74LS74（或CC4013） 雙D觸發(fā)器 1片74LS112 (或CC4027) 雙J-K觸發(fā)器 1片【實(shí)驗(yàn)原理】觸發(fā)器是能夠

16、存儲(chǔ)1位二進(jìn)制碼的邏輯電路，它有兩個(gè)互補(bǔ)輸出端，其輸出狀態(tài)不僅與輸入有關(guān)，而且還與原先的輸出狀態(tài)有關(guān)。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1基本RS觸發(fā)器圖12-1 為由兩個(gè)與非門(mén)交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“1”和保持三種功能。通常稱(chēng)S 為置“1”端，因?yàn)镾 =0時(shí)觸發(fā)器被置“1”； R 為置“0”端，因?yàn)镽 =0 時(shí)觸發(fā)器被置“0”。當(dāng)S = R =1 時(shí)狀態(tài)保持

17、，當(dāng)S = R =0 時(shí)為不定狀態(tài)，應(yīng)當(dāng)避免這種狀態(tài)。基本RS 觸發(fā)器也可以用兩個(gè)“或非門(mén)”組成，此時(shí)為高電平有效。（a）邏輯圖 （b) 邏輯符號(hào)圖12-1 二與非門(mén)組成的基本RS 觸發(fā)器基本RS 觸發(fā)器的邏輯符號(hào)見(jiàn)圖14-1(b)，二輸入端的邊框外側(cè)都畫(huà)有小圓圈，這是因?yàn)橹?與置0都是低電平有效。2JK 觸發(fā)器在輸入信號(hào)為雙端的情況下，JK 觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS112 雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳邏輯圖如圖14-2所示；JK 觸發(fā)器的狀態(tài)方程為：Qn +1 =JQ n +KQn圖12-2 JK 觸發(fā)器的引腳邏輯圖其中，J和K

18、是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K 有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q 和Q 為兩個(gè)互補(bǔ)輸出端。通常把Q =0、Q =1 的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q =1，Q =0 定為“1”狀態(tài)。JK 觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。CC4027 是CMOS 雙JK 觸發(fā)器，其功能與74LS112 相同，但采用上升沿觸發(fā)，R、S 端為高電平有效。3T 觸發(fā)器在JK觸發(fā)器的狀態(tài)方程中，令J=K=T 則變換為：這就是T觸發(fā)器的特性方程。由上式有：當(dāng)T=1時(shí)，當(dāng)T=0 時(shí)，即當(dāng)T=1時(shí)，為翻轉(zhuǎn)狀態(tài)；當(dāng)T=0時(shí)，為保持狀態(tài)。4D 觸發(fā)器在輸入信號(hào)為單端的情況下，D觸發(fā)器

19、用起來(lái)更為方便，其狀態(tài)方程為： = D其輸出狀態(tài)的更新發(fā)生在CP 脈沖的上升沿，故又稱(chēng)為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D 端的狀態(tài)，D 觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多型號(hào)可供各種用途的需要而選用。如雙D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174，CC14174），八D（74LS374）等。圖12-3 為雙D（74LS74）的引腳排列圖。圖12-3 D觸發(fā)器的引腳排列圖5觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但是可以利用轉(zhuǎn)換的方法獲得具有其它

20、功能的觸發(fā)器。例如將JK觸發(fā)器的J、K兩端接在一起，并認(rèn)它為T(mén)端，就得到所需的T觸發(fā)器。JK 觸發(fā)器也可以轉(zhuǎn)換成為D觸發(fā)器，如圖12-4 所示。圖12-4 JK觸發(fā)器轉(zhuǎn)換成為D 觸發(fā)器【實(shí)驗(yàn)內(nèi)容】1測(cè)試基本RS觸發(fā)器的邏輯功能利用DIP擴(kuò)展板和輔助擴(kuò)展板，尋找到適合的芯片完成本實(shí)驗(yàn)。按圖12-1，用兩個(gè)與非門(mén)組成基本RS觸發(fā)器，輸入端S、R接邏輯電平輸出插孔（撥位開(kāi)關(guān)輸出端），輸出端Q 和Q 接邏輯電平顯示單元輸入插孔（發(fā)光二極管輸入端），測(cè)試它的邏輯功能并畫(huà)出真值表將實(shí)驗(yàn)結(jié)果填入表內(nèi)。將兩個(gè)與非門(mén)換成兩個(gè)或非門(mén)，要求同上，測(cè)試它的邏輯功能并畫(huà)出真值表將實(shí)驗(yàn)結(jié)果填入表內(nèi)。2測(cè)試JK觸發(fā)器74LS112的邏輯功能1) 測(cè)試JK觸發(fā)器的復(fù)位、置位功能利用DIP擴(kuò)展板和輔助擴(kuò)