基本門電路和數值比較器的設計

1、蘇州大學蘇州大學電子信息科學與技術電子信息科學與技術課程設計報告課程設計報告 智力競賽搶答答器 種子和大樹相遇學學 院院 專專 業(yè)業(yè) 班班 級級 XXXXXXX 學學 號號 XXXXXXXX 學生姓名學生姓名 種子和大樹相遇種子和大樹相遇 指導教師指導教師 XXX 課程成績課程成績 完成日期完成日期 20 xx 年年 x 月月 xx 日日課程設計任務書課程設計任務書XXX 學院 XX 專業(yè) 課程名稱XX時間XX學生姓名XXX指導老師XXX題 目基本門電路和數值比較器的設計主要內容：利用 VHDL 設計基本門電路和數值比較電路模塊，并使用 EDA 工具對各模塊進行仿真驗證。基本門電路模塊中包含與

2、門、或門、異或門等 6個基本電路。數值比較器模塊用來實現兩個數值比較，結果用特定的二進制編碼來表示。要求：（1）通過設計計算機各組成部件的器件、設計指令系統(tǒng)及對應的模型機、做復雜模型機的實驗, CPU 系統(tǒng)與存儲器擴展設計、接口技術應用設計等課題，掌握計算機組成和接口技術的基本分析方法和設計方法,加深和鞏固對理論教學和實驗教學內容的掌握，進一步建立計算機系統(tǒng)整體概念，初步掌握微機硬件開發(fā)方法，為以后進行實際的計算機軟、硬件應用開發(fā)打下良好的基礎。（2）熟練操作設計所用的軟硬件系統(tǒng)：TDN-CM+實驗系統(tǒng)或 EDA 軟件。（3）按要求編寫課程設計報告，正確繪制程序流程圖、實驗接線圖等，正確闡述設

3、計原理、方法和實驗結果。（4）通過課程設計培養(yǎng)學生嚴謹的科學態(tài)度，認真地工作作風和團隊協作精神。（5）在老師的指導下，要求每個學生獨立完成課程設計報告的全部內容。應當提交的文件：（1）課程設計報告。（2）課程設計附件（源程序、各類圖紙、實驗數據、運行截圖等） 。課程設計成績評定課程設計成績評定學學 院院 XXXXXXXXXXX 專專 業(yè)業(yè) XX班班 級級 XXXX 學學 號號 XXXX 學生姓名學生姓名 XXXXXX 指導教師指導教師 XXXXXX 課程成績課程成績 完成日期完成日期 指導教師對學生在課程設計中的評價指導教師對學生在課程設計中的評價評分項目優(yōu)良中及格不及格課程設計中的創(chuàng)造性成果

4、學生掌握課程內容的程度課程設計完成情況課程設計動手 能力文字表達學習態(tài)度規(guī)范要求課程設計論文的質量指導教師對課程設計的評定意見指導教師對課程設計的評定意見綜合成績 指導教師簽字 年 月 日基本門電路基本門電路 和數值比較器的設計和數值比較器的設計學生姓名：學生姓名：XXX 指導老師：指導老師：XXX摘摘 要要 系統(tǒng)采用 EDA 技術設計基本門電路和數值比較器中的兩個部分，基本門電路模塊中包含與門、或門、異或門等 6 個基本電路。數值比較器模塊用來實現兩個數值比較，結果用特定的二進制編碼來表示。系統(tǒng)采用硬件描述語言 VHDL 把電路按模塊化方式進行設計，然后進行編程、時序仿真等。各個模塊的結構簡

5、單，使用方便，具有一定的應用價值。關鍵字關鍵字 門電路；EDA；VHDL；數值比較目錄目錄1 引 言 .11.1 設計的目的 .11.2 設計的基本內容 .12 EDA、VHDL 簡介.12.1 EDA 技術.12.2 硬件描述語言VHDL .23 設計規(guī)劃過程 .43.1 基本門電路工作原理.43.2 數值比較器的工作原理.43.3 課程設計中各個模塊的設計.5結束語 .9參考文獻 .11附錄 .12 基本門電路和數值比較器的設計 第 1 頁 共 14 頁1 引引 言言20世紀60年代初，美國德克薩斯儀器公司TI（Texas Instruments）將各種基本邏輯電路以及連線制作在一片體積很

6、小的硅片上，經過封裝后提供給用戶使用，這就是集成電路。從先前的采用半導體技術實現的計算機到現在廣泛應用的采用高集成度芯片實現的計算機?；鹃T電路和數值比較器作為計算機原理中的一個元件，因而成為深入研究和了解基本邏輯電路的基石。本設計主要介紹的是一個基于超高速硬件描述語言VHDL對基本門電路和數值比較器電路進行編程實現。1.1 設計的目的設計的目的本次設計的目的就是在掌握 EDA 實驗開發(fā)系統(tǒng)的初步使用基礎上，深入了解計算機組成的一些基本原理。并以計算機組成原理為指導，掌握計算機基本門電路和數值比較器電路的設計方法和思想。通過學習的 VHDL 語言結合所學的計算機組成原理知識，理論聯系實際，提高

7、 IC 設計能力，提高分析、解決計算機技術實際問題的獨立工作能力。1.2 設計的基本內容設計的基本內容利用 VHDL 設計基本門電路和數值比較電路模塊，并使用 EDA 工具對各模塊進行仿真驗證?；鹃T電路模塊中包含與門、或門、異或門等 6 個基本電路。數值比較器模塊用來實現兩個數值比較，結果用特定的二進制編碼來表示。2 EDA、VHDL 簡介簡介2.1 EDA 技術技術EDA 是電子設計自動化（Electronic Design Automation）的縮寫，在 20 世紀 90年代初從計算機輔助設計（CAD） 、計算機輔助制造（CAM） 、計算機輔助測試（CAT）和計算機輔助工程（CAE）的

8、概念發(fā)展而來的。EDA 技術就是以計算機為工具，設計者在 EDA 軟件平臺上，用硬件描述語言 HDL 完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA 技術的出現，極大地提高了 基本門電路和數值比較器的設計 第 2 頁 共 14 頁電路設計的效率和可*性，減輕了設計者的勞動強度。2.2 硬件描述語言硬件描述語言VHDL VHDL 的簡介的簡介 VHDL 語言是一種用于電路設計的高級語言。它在 80 年代的后期出現。最初是由美國國防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種使用范

9、圍較小的設計語言 。但是，由于它在一定程度上滿足了當時的設計需求，于是他在 1987年成為 A I/IEEE 的標準（IEEE STD 1076-1987） 。1993 年更進一步修訂，變得更加完備，成為 A I/IEEE 的 A I/IEEE STD 1076-1993 標準。目前，大多數的 CAD 廠商出品的 EDA 軟件都兼容了這種標準。VHDL 的英文全寫是：VHSIC（Very High eed Integrated Circuit）Hardware Descriptiong Language.翻譯成中文就是超高速集成電路硬件描述語言。因此它的應用主要是應用在數字電路的設計中。目前，

10、它在中國的應用多數是用在 FPGA/CPLD/EPLD 的設計中。當然在一些實力較為雄厚的單位，它也被用來設計 ASIC。 VHDL 語言的特點語言的特點應用 VHDL 進行系統(tǒng)設計，有以下幾方面的特點：（一）功能強大。VHDL 具有功能強大的語言結構。它可以用明確的代碼描述復雜的控制邏輯設計。并且具有多層次的設計描述功能，支持設計庫和可重復使用的元件生成。VHDL 是一種設計、仿真和綜合的標準硬件描述語言。（二）可移植性。VHDL 語言是一個標準語言，其設計描述可以為不同的 EDA 工具支持。它可以從一個仿真工具移植到另一個仿真工具，從一個綜合工具移植到另一個綜合工具，從一個工作平臺移植到另

11、一個工作平臺。此外，通過更換庫再重新綜合很容易移植為 ASIC設計。（三）獨立性。 VHDL 的硬件描述與具體的工藝技術和硬件結構無關。設計者可以不懂硬件的結構，也不必管最終設計實現的目標器件是什么，而進行獨立的設計。程序設計的硬件目標器件有廣闊的選擇范圍，可以是各系列的 CPLD、FPGA 及各種門陣列器件。（四）可操作性。 基本門電路和數值比較器的設計 第 3 頁 共 14 頁由于 VHDL 具有類屬描述語句和子程序調用等功能，對于已完成的設計，在不改變源程序的條件下，只需改變端口類屬參量或函數，就能輕易地改變設計的規(guī)模和結構。（五）靈活性。VHDL 最初是作為一種仿真標準格式出現的，有著

12、豐富的仿真語句和庫函數。使其在任何大系統(tǒng)的設計中，隨時可對設計進行仿真模擬。所以，即使在原離門級的高層次（即使設計尚未完成時），設計者就能夠對整個工程設計的結構和功能的可行性進行查驗，并做出決策。 VHDL 的設計流程的設計流程用高級語言設計電路的流程：在用高級語言來設計電路時,主要的過程是這樣的：（1）使用文本編輯器輸入設計源文件(你可以使用任何一種文本編輯器。但是，為了提高輸入的效率，你可以用某些專用的編輯器，如：Hdl Editor，Tubor Writer 或者一些 EDA 工具軟件集成的 HDL 編輯器)。（2）使用編譯工具編譯源文件。HDL 的編譯器有很多，ACTIVE 公司，MO

13、DELSIM 公司，SYNPLICITY 公司，SYNOPSYS 公司，VERIBEST 公司等都有自己的編譯器。（3）功能仿真。對于某些人而言，仿真這一步似乎是可有可無的。但是對于一個可靠的設計而言，任何設計最好都進行仿真，以保證設計的可靠性。另外，對于作為一個獨立的設計項目而言，仿真文件的提供足可以證明你設計的完整性。 （4）綜合。綜合的目的是在于將設計的源文件由語言轉換為實際的電路。這一部分的最終目的是生成門電路級的網表（Netlist） 。（5）布局、布線。這一步的目的是生成用于編程 PROGRAMMING 的編程文件。在這一步，將用到第（4）步生成的網表并根據 CPLD/FPG 廠商

14、的器件容量，結構等進行布局、布線。這就好像在設計 PCB 時的布局布線一樣。先將各個設計中的門根據網表的內容和器件的結構放在器件的特定部位。然后，在根據網表中提供的各門的連接，把各個門的輸入輸出連接起來。最后，生成一個供編程的文件。這一步同時還會加一些時序信息到你的設計項目中去，以便與你做后仿真。（6）后仿真。這一步主要是為了確定你的設計在經過布局布線之后，是不是還滿 基本門電路和數值比較器的設計 第 4 頁 共 14 頁足你的設計要求。如果設計的電路的時延滿足要求的話，則就編程了！3 設計規(guī)劃過程設計規(guī)劃過程3.1 基本門電路工作原理基本門電路工作原理使用 VHDL 中的關系運算符實現各種門

15、電路。門電路框圖如圖 3.1 所示。logicinsta ab bclkclkkey 5.0key 5.0c c圖圖 3.1 基本門電路框圖基本門電路框圖 3.2 數值比較器的工作原理數值比較器的工作原理利用 IF_THEN_ELSE 表達的 VHDL 順序語句的方式，描述了一個數值比較器的電路行為，真值表如圖 3.2 所示，實驗模塊如圖 3.3 所示。結構體中的 IF 語句類似于軟件語言，比較符合人的思維，但寫像 IF 這樣的條件語句一定要注意條件的“完整性”與“不完整性” ， “完整”指列出了條件的所有可能及其對應的操作。完整的條件語句只能構成組合邏輯電路，不完整的條件語句將引進寄存器，從

16、而構成時序電路。這兩者無所謂對錯，只是要根據自己的目的謹慎選擇。隨意寫出的 IF 或其他條件語句往往使綜合結果與自己的本意相差甚遠。 輸 入輸 出A BY1 Y2 Y3 A B 1 0 0 A = B0 1 0 A B0 0 0 基本門電路和數值比較器的設計 第 5 頁 共 14 頁圖圖 3.2 輸入輸出關系輸入輸出關系a3.0b3.0y1Y3y2 圖圖 3.3 比較器的框圖比較器的框圖3.3 課程設計中各個模塊的設計課程設計中各個模塊的設計課程設計中各個模塊由 VHDL 實現后，利用 EDA 工具對各模塊進行了時序仿真（Timing Simulation） ，其目的是通過時序可以更清楚的了解

17、程序的工作過程。1. 基本門電路模塊基本門電路可由 VHDL 程序來實現，下面是其中的一段 VHDL 代碼：process(clk,key)BEGIN if (key=111111) then cnt01999999 then cnt0=0;temp=key; else cnt0cccccccb THEN -ab y1=1; y2=0; y3=0; ELSIF a=b THEN -a=b y1=0; y2=1; y3=0; ELSIF ab THEN -ab y1=0; y2=0; y3b,y1=1,y2=y3=0;當輸入信號 a=0,b=1 時，輸出為ab,y1=0,y2=0,y3=1;當輸

18、入信號 a=1,b=1 時，輸出信號為 a=b,y1=0,y2=1,y3=0。數值比較器的引腳分配圖如圖 3.7 所示： 圖圖 3.7 數值比較器的引腳分配圖數值比較器的引腳分配圖 基本門電路和數值比較器的設計 第 9 頁 共 14 頁結束語結束語 通過兩星期的緊張工作，最后完成了我的設計任務基于 VHDL 基本門電路和數值比較器電路的設計。通過本次課程設計的學習，我深深的體會到設計課的重要性和目的性所在。本次設計課不僅僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈活運用課本知識，理論聯系實際，獨立自主的進行設計的能力。它不僅僅是一個學習新知識新方法的好機會，同時也是對我所學知識的一次綜合的檢驗和復

19、習，使我明白了自己的缺陷所在，從而查漏補缺。希望學校以后多安排一些類似的實踐環(huán)節(jié)，讓同學們學以致用。在設計中要求我要有耐心和毅力，還要細心，稍有不慎，一個小小的錯誤就會導致結果的不正確，而對錯誤的檢查要求我要有足夠的耐心，通過這次設計和設計中遇到的問題，也積累了一定的經驗，對以后從事集成電路設計工作會有一定的幫助。在應用 VHDL 的過程中讓我真正領會到了其并行運行與其他軟件（C 語言）順序執(zhí)行的差別及其在電路設計上的優(yōu)越性。用 VHDL 硬件描述語言的形式來進行數字系統(tǒng)的設計方便靈活，利用 EDA 軟件進行編譯優(yōu)化仿真極大地減少了電路設計時間和可能發(fā)生的錯誤，降低了開發(fā)成本，這種設計方法必將在未來的數字系統(tǒng)設計中發(fā)揮越來越重要的作用。 基本門電路和數值比較器的設計 第 10 頁 共 14 頁致謝致謝本設計是在 XXX 老師的精心指導和嚴格要求下完成的，從課題選擇到具體設計和調試，都得到肖老師的悉心指導，無不凝聚著肖老師的心血和汗水，她多次為我指點迷津，幫助我開拓設計思路，精心點撥、熱忱鼓勵。她淵博的知識、開闊的視野和敏銳的思維給了我深深的啟迪。通過這次課程設計我從肖老師那學到不少有用的知識，也積累了一定的電路設計的經驗。 基本門電路和數值比較器的設計 第 11 頁 共 14 頁參