電子信息科學(xué)和技術(shù)專業(yè)EDA課程設(shè)計(jì)ppt課件

1、學(xué)學(xué) 院院 : 阜陽師范學(xué)院阜陽師范學(xué)院專專 業(yè)業(yè) : 電子信息科學(xué)電子信息科學(xué)與技術(shù)與技術(shù) 班班 級(jí)級(jí) :08級(jí)電子一班級(jí)電子一班本組成員姓 名(學(xué) 號(hào)) : 二二.總體框圖總體框圖設(shè)計(jì)思路：1.設(shè)計(jì)任務(wù):利用實(shí)驗(yàn)箱上16X16點(diǎn)陣,設(shè)計(jì)字符發(fā)生器,可以循環(huán)顯 示預(yù)置字符:同心協(xié)力。 2.設(shè)計(jì)要求: (1)利用VHDL編寫字符掃描驅(qū)動(dòng)電路; (2)設(shè)計(jì)一個(gè)可以自動(dòng)循環(huán)顯示4個(gè)字符的電路； （3編寫預(yù)置字符的rom程序生成模塊接入電路。 八進(jìn)制計(jì)數(shù)器是在addr7.0輸出0-3的循環(huán)計(jì)數(shù)，由此輸出與ADDRESS1的輸出addr4.0共同作為rom的輸入地址，以此決定q7.0的輸出即ADDRE

2、SS1的DIN7.0的輸入），此八進(jìn)制計(jì)數(shù)器是由74LS160十進(jìn)制計(jì)數(shù)器修改得來的，輸出由原來十進(jìn)制的0-9循環(huán)輸出變?yōu)榘诉M(jìn)制的0-3循環(huán)輸出。Rom是一個(gè)用來存儲(chǔ)數(shù)據(jù)的具有讀寫功能的的存儲(chǔ)器，在此電路中的作用是存儲(chǔ)“同心協(xié)力四個(gè)字.在addr7.0輸入相應(yīng)的地址時(shí)讀取rom中的相應(yīng)的數(shù)據(jù)，然后在輸出端q7.0輸出。在時(shí)鐘脈沖的作用下，地址計(jì)數(shù)器計(jì)數(shù)，EPROM相對(duì)應(yīng)的地址單元中的代碼輸出，以驅(qū)動(dòng)列選通線產(chǎn)生電路。地址計(jì)數(shù)器同時(shí)又為行選通線產(chǎn)生電路。地址隨著地址計(jì)數(shù)器計(jì)數(shù)值的變化，發(fā)光二極管顯示屏逐行掃描，顯示屏上顯示出字符或圖案。 ROM是只讀存儲(chǔ)器存放字符的代碼， 它是字符顯示器的核心部

3、件。 2發(fā)光二極管顯示屏用來顯示字符或圖案，他是由若干發(fā)光二極管組成的點(diǎn)陣式顯示屏。 3) ADDRESS1的作用是在時(shí)鐘clk的作用下將從ROM256*8中讀出的信號(hào)對(duì)應(yīng)正確的寫在1616的點(diǎn)陣上。各模塊功能:選擇器件與功能模塊選擇器件與功能模塊:用來構(gòu)成輸出八進(jìn)制的74LS160十進(jìn)制計(jì)數(shù)器74LS160器件圖如下:A.B.C.D 為輸入端為輸入端; LDN為置數(shù)端為置數(shù)端;ENT與與ENP為使為使能控制端能控制端;CLRN為置零端為置零端; RCO為進(jìn)位輸出端為進(jìn)位輸出端; QA.QB.QC.QD為輸出端為輸出端;CLK為脈沖信號(hào)輸入端為脈沖信號(hào)輸入端.74160內(nèi)部結(jié)構(gòu)圖內(nèi)部結(jié)構(gòu)圖:7

4、4160功能表功能表:ADDRESS1模塊設(shè)計(jì)文件模塊設(shè)計(jì)文件ADDRESS1.VHD闡明闡明: CLK為時(shí)鐘輸入端口; RESER為置零端; DIN7.0為接受ROM數(shù)據(jù)信號(hào)端口; AD4.0為片選地址輸出; HOUT7.0,LOUT7.0分別為高八位斷驅(qū)動(dòng)和 低八位短驅(qū)動(dòng).Address1設(shè)計(jì)程序：LIBRARY IEEE;USE IEEE.std_logic_1164.ALL;USE IEEE.std_logic_unsigned.ALL;ENTITY address1 ISPORT( clk,reset:IN STD_LOGIC; ad :OUT STD_LOGIC_VECTOR(4

5、downto 0); din:in STD_LOGIC_VECTOR(7 DOWNTO 0); hout,lout:out STD_LOGIC_VECTOR(7 downto 0);END address1;ARCHITECTURE a OF address1 ISBEGIN process(clk,din,reset)VARIABLE Q1:STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN IF CLKEVENT AND CLK=1THEN IF RESET=0OR(Q1=11111)THEN Q1:=00000; ELSE Q1:=Q1+1; END IF; END

6、IF; CASE Q1(0)IS WHEN 0= LOUT=din; HOUT0); WHEN 1= HOUT=din; LOUT0); WHEN OTHERS= null; END CASE; ad=Q1; END PROCESS;END a;n地址選擇器包含行選線產(chǎn)生電路和列選線產(chǎn)生電路，從ROM中選擇相應(yīng)的地址輸出。Clk為掃描時(shí)鐘脈沖，控制掃描速度的快慢；RESET為復(fù)位端，只有在RESET為高電平的情況下，在脈沖上升沿到來時(shí)，ad計(jì)數(shù)，其中ad4.1輸出掃描驅(qū)動(dòng)信號(hào)，接入掃描片選端，依次選中LED點(diǎn)陣的各列，din輸入字符存儲(chǔ)器中每個(gè)存儲(chǔ)單元的數(shù)據(jù)，hout7.0控制LED點(diǎn)陣的高八

7、位lout7.0 控制LED點(diǎn)陣的低八位，din中存儲(chǔ)器中調(diào)用的數(shù)據(jù)模塊分別由hout7.0或lout7.0輸出，在LED點(diǎn)陣中經(jīng)掃描顯示字符。模塊功能：仿真圖：3.用來存儲(chǔ)字符的用來存儲(chǔ)字符的ROM256X8存儲(chǔ)器存儲(chǔ)器(1).存入存入ROM中的數(shù)據(jù)中的數(shù)據(jù)width=8;depth=256;address_radix=hex;data_radix=hex;content begin00:00;01:00;02:fe;03:ff;04:02;05:00;06:02;07:00; -tong08:92;09:3f;0a:92;0b:10;0c:92;0d:10;0e:92;0f:10;10:9

8、2;11:10;12:92;13:10;14:92;15:10;16:da;17:3f;18:02;19:40;1a:02;1b:80;1c:ff;1d:7f;1e:02;1f:00;20:00;21:00;22:00;23:00;24:00;25:04;26:00;27:02; -xin28:c0;29:01;2a:00;2b:00;2c:f0;2d:3f;2e:01;2f:40;30:02;31:40;32:1c;33:40;34:08;35:40;36:00;37:07; 38:00;39:70;3a:80;3b:00;3c:80;3d:00;3e:00;3f:07;40:10;41:0

9、0;42:10;43:00;44:ff;45:ff;46:10;47:00; -xie 48:10;49:04;4a:80;4b:03;4c:00;4d:40;4e:10;4f:20;50:10;51:1c;52:ff;53:03;54:10;55:00;56:10;57:40; 58:10;59:80;5a:f8;5b:7f;5c:90;5d:00;5e:00;5f:03;60:10;61:80;62:10;63:80;64:10;65:80;66:10;67:60; -liEnd; （2由由VHDL編譯生成的編譯生成的ROM256X8存儲(chǔ)器圖存儲(chǔ)器圖1616掃描LED點(diǎn)陣的工作原理同8位掃

10、描數(shù)碼管類似。它有16個(gè)共陰極輸出端口，每個(gè)共陰極對(duì)應(yīng)有16個(gè)LED顯示燈。所以其掃描譯碼地址需4位信號(hào)線。 2864E2PROM存貯器是電可擦除/編程的只讀存貯器，容量為8k8bit ,有13位并行地址線和8位并行數(shù)據(jù)線，而一個(gè)完整的字符所需的存貯容間為32字節(jié)即324bit，也就是說2864最多可連續(xù)存256個(gè)1616點(diǎn)陣字形。存貯方式可事先約定好.四四.總體設(shè)計(jì)電路圖總體設(shè)計(jì)電路圖四四.總體設(shè)計(jì)電路圖總體設(shè)計(jì)電路圖1）.工作情況：將74LS160十進(jìn)制計(jì)數(shù)器變?yōu)榱税诉M(jìn)制的計(jì)數(shù)器。在輸入clk1的作用下在輸出端輸出000-111的地址數(shù)據(jù)。八進(jìn)制輸出的地址數(shù)據(jù)與ADDRESS1的輸出add

11、r4.0共同作為了存儲(chǔ)器ROM的地址輸入。此輸入地址選定了存儲(chǔ)器中在該地址上存儲(chǔ)的數(shù)據(jù)。然后將數(shù)據(jù)在存儲(chǔ)器的輸出端q7.0輸出。存儲(chǔ)器的輸出作用下輸出的addr4.1決定了輸出結(jié)果在1616的點(diǎn)陣上列循環(huán)掃描。而addr0則決定著輸出在1616的點(diǎn)陣上的行掃描，也即輸出時(shí)在低位lout還是在高位hout）。 總體上說來就是計(jì)數(shù)器提供部分地址，而ROM是一個(gè)字符的存儲(chǔ)庫，ADDRESS1則是決定著要輸出的字符如何在1616的點(diǎn)陣上掃描輸出. 2）.模塊間的連接關(guān)系：計(jì)數(shù)器的輸出連接在 ROM2568的地址輸入端，ROM2568的輸出q7.0連接在 ADDRESS1的din7.0端。 ADDRES

12、S1的輸出addr4.0又回到了ROM2568的地址輸入端。1.時(shí)序仿真結(jié)果仿真分析:RESET接低電平;CLK1為CLK的10倍,當(dāng)CLK1第一個(gè)上升沿未到來時(shí),列選信號(hào)輸出端為00,即點(diǎn)陣第一列選通,此時(shí)LED低八位L7L4為1110十六進(jìn)制為E,L3L0為0000十六進(jìn)制為0;LED高八位L15L12為0000十六進(jìn)制為0,L11L8為0000十六進(jìn)制為0.由此可推斷模擬結(jié)果符合設(shè)計(jì)要求.管腳分配圖:五心得體會(huì)通過本次課程設(shè)計(jì)我感觸很深，這是我做的第一次課程設(shè)計(jì)，從開始到結(jié)束到是在匆匆忙忙的生活中度過的，但是可以學(xué)的到很多很多的東西，同時(shí)不僅可以鞏固以前所學(xué)過的知識(shí)，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識(shí)。通過這次設(shè)計(jì)，進(jìn)一步加深了對(duì)EDA的了解，讓我對(duì)它有了更加濃厚的