實(shí)驗(yàn)一 四選一數(shù)據(jù)選擇器的設(shè)計(jì)

1、實(shí)驗(yàn)一 四選一數(shù)據(jù)選擇器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、熟悉Quartus II軟件的使用。2、了解數(shù)據(jù)選擇器的工作原理。3、熟悉EDA開(kāi)發(fā)的基本流程。二、實(shí)驗(yàn)原理及內(nèi)容實(shí)驗(yàn)原理數(shù)據(jù)選擇器在實(shí)際中得到了廣泛的應(yīng)用，尤其是在通信中為了利用多路信號(hào)中的一路，可以采用數(shù)據(jù)選擇器進(jìn)行選擇再對(duì)該路信號(hào)加以利用。從多路輸入信號(hào)中選擇其中一路進(jìn)行輸出的電路稱為數(shù)據(jù)選擇器?；颍涸诘刂沸盘?hào)控制下，從多路輸入信息中選擇其中的某一路信息作為輸出的電路稱為數(shù)據(jù)選擇器。數(shù)據(jù)選擇器又叫多路選擇器，簡(jiǎn)稱MUX。4選1數(shù)據(jù)選擇器：（1）原理框圖：如右圖。D0 、D1、D2、D3 ：輸入數(shù)據(jù)A1 、A0 ：地址變量由地址碼決定從路輸入中

2、選擇哪路輸出。（2）真值表如下圖：（3）邏輯圖 數(shù)據(jù)選擇器的原理比較簡(jiǎn)單，首先必須設(shè)置一個(gè)選擇標(biāo)志信號(hào)，目的就是為了從多路信號(hào)中選擇所需要的一路信號(hào)，選擇標(biāo)志信號(hào)的一種狀態(tài)對(duì)應(yīng)著一路信號(hào)。在應(yīng)用中，設(shè)置一定的選擇標(biāo)志信號(hào)狀態(tài)即可得到相應(yīng)的某一路信號(hào)。這就是數(shù)據(jù)選擇器的實(shí)現(xiàn)原理。實(shí)驗(yàn)內(nèi)容1、分別采用原理圖和VHDL語(yǔ)言的形式設(shè)計(jì)4選1數(shù)據(jù)選擇器2、對(duì)所涉及的電路進(jìn)行編譯及正確的仿真。三、實(shí)驗(yàn)條件Quartus II實(shí)驗(yàn)環(huán)境四、實(shí)驗(yàn)與仿真原理圖： D0 、D1、D2、D3 ：輸入數(shù)據(jù)A1 、A0 ：地址變量由地址碼決定從路輸入中選擇哪路輸出。（2）真值表如下圖：仿真結(jié)果：St為功能端。當(dāng)st=1時(shí)

3、y=0；當(dāng)st=0時(shí)選擇器才開(kāi)始工作。當(dāng) a1a0=00時(shí) y=d0 a1a0=01時(shí) y=d1 a1a0=10 時(shí)y=d2 a1a0=11時(shí) y=d3完成了四選一的功能。Vhdl編碼：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mux4 is port(a0,a1,a2,a3:in std_logic;s:in std_logic_vector(1 downto 0);y:out std_logic);end mux4;architecture archmux of mux4 isbegin y<=a0 when s="00" elsea1 when s="01" else a2 when s="10" else a3;end archmux;仿真：當(dāng)s=0時(shí) y=a1；當(dāng)s=1時(shí) y=a1；當(dāng)s=2時(shí) y=a2；當(dāng)s=3時(shí) y=a3 。五、收獲與總結(jié)通過(guò)對(duì)eda實(shí)驗(yàn)的初步學(xué)習(xí)，我了解到eda的有關(guān)知識(shí)。學(xué)會(huì)了使用quartus軟件。做好之個(gè)實(shí)驗(yàn)的前提是熟練掌握數(shù)字電子知識(shí)。把書(shū)本上的知識(shí)運(yùn)用到實(shí)驗(yàn)設(shè)計(jì)之中。這個(gè)實(shí)驗(yàn)可以培養(yǎng)我們