第四講_提高主存讀寫速度的技術(shù)

1、11:57:241 一、主存與一、主存與CPUCPU速度的匹配速度的匹配 二、幾種提高主存讀寫速度的技術(shù)二、幾種提高主存讀寫速度的技術(shù) 三、多體交叉存儲(chǔ)技術(shù)三、多體交叉存儲(chǔ)技術(shù)5.2.4、提高主存讀寫速度的技術(shù)、提高主存讀寫速度的技術(shù)11:57:2425.2.4、提高主存讀寫速度的技術(shù)、提高主存讀寫速度的技術(shù) 為了提高計(jì)算機(jī)系統(tǒng)的工作效率，需要提高主存儲(chǔ)器的讀為了提高計(jì)算機(jī)系統(tǒng)的工作效率，需要提高主存儲(chǔ)器的讀寫速度。為此可以實(shí)現(xiàn)能夠獨(dú)立地執(zhí)行讀寫的寫速度。為此可以實(shí)現(xiàn)能夠獨(dú)立地執(zhí)行讀寫的多個(gè)主存儲(chǔ)器多個(gè)主存儲(chǔ)器體體，以便提高多個(gè)存儲(chǔ)體之間，以便提高多個(gè)存儲(chǔ)體之間并行讀寫的能力并行讀寫的能力。

2、多體結(jié)構(gòu)同時(shí)適用于靜態(tài)和動(dòng)態(tài)的存儲(chǔ)器。多體結(jié)構(gòu)同時(shí)適用于靜態(tài)和動(dòng)態(tài)的存儲(chǔ)器。 考慮到程序運(yùn)行的考慮到程序運(yùn)行的局部性原理局部性原理，多個(gè)存儲(chǔ)體應(yīng)按，多個(gè)存儲(chǔ)體應(yīng)按低位地低位地址交叉編址址交叉編址的方式加以組織，即相鄰的存儲(chǔ)字依此存儲(chǔ)在不的方式加以組織，即相鄰的存儲(chǔ)字依此存儲(chǔ)在不同的存儲(chǔ)體中同的存儲(chǔ)體中。 類似的也可按類似的也可按一體多字一體多字的方式設(shè)計(jì)存儲(chǔ)器。的方式設(shè)計(jì)存儲(chǔ)器。11:57:243一、一、 主存與主存與CPUCPU速度的匹配速度的匹配 F 問題的提出問題的提出 CPUCPU需頻繁和主存交換數(shù)據(jù)，主存速度將直接影響系需頻繁和主存交換數(shù)據(jù)，主存速度將直接影響系統(tǒng)性能。而主存速度落后

3、于統(tǒng)性能。而主存速度落后于CPUCPU速度，使速度，使CPUCPU速度降低至主速度降低至主存速度。存速度。二、二、 幾種提高主存讀寫速度的技術(shù)幾種提高主存讀寫速度的技術(shù) 1 1、 快速頁(yè)模式動(dòng)態(tài)隨機(jī)存儲(chǔ)器（快速頁(yè)模式動(dòng)態(tài)隨機(jī)存儲(chǔ)器（FPM DRAMFPM DRAM） 保持行地址不變而只改變列地址，可對(duì)給定行的所有數(shù)據(jù)進(jìn)行保持行地址不變而只改變列地址，可對(duì)給定行的所有數(shù)據(jù)進(jìn)行更快的訪問。更快的訪問。 標(biāo)準(zhǔn)的標(biāo)準(zhǔn)的FPM DRAMFPM DRAM支持支持5-3-3-35-3-3-3的突發(fā)模式周期。的突發(fā)模式周期。 內(nèi)存條主要采用內(nèi)存條主要采用7272線的線的SIMMSIMM封裝，其存取速度一般在封

4、裝，其存取速度一般在6060100ns100ns左右。左右。 5.2.4、提高主存讀寫速度的技術(shù)、提高主存讀寫速度的技術(shù)11:57:2442 2、擴(kuò)展數(shù)據(jù)輸出、擴(kuò)展數(shù)據(jù)輸出DRAMDRAM（EDO DRAMEDO DRAM） 采用一種特殊的主存采用一種特殊的主存讀出控制邏輯讀出控制邏輯，不必等待當(dāng)前的讀，不必等待當(dāng)前的讀寫周期完成即可啟動(dòng)下一個(gè)讀寫周期，節(jié)省了重選地址寫周期完成即可啟動(dòng)下一個(gè)讀寫周期，節(jié)省了重選地址的時(shí)間，提高了讀寫速度。的時(shí)間，提高了讀寫速度?？色@得可獲得5-2-2-25-2-2-2的突發(fā)模式周期，性能與的突發(fā)模式周期，性能與FPM DRAMFPM DRAM相比相比改善了改善

5、了2222，而制造成本與，而制造成本與FPM DRAMFPM DRAM相近。相近。內(nèi)存條目前主要采用內(nèi)存條目前主要采用7272線的線的SIMMSIMM形式封裝，也有少部分形式封裝，也有少部分采用采用168168線的線的DIMMDIMM封裝，存取時(shí)間約為封裝，存取時(shí)間約為505070ns70ns。二、二、 幾種提高主存讀寫速度的技術(shù)（續(xù)）幾種提高主存讀寫速度的技術(shù)（續(xù)）11:57:2453 3、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAMSDRAM） 是一種與主存總線運(yùn)行是一種與主存總線運(yùn)行同步同步的的DRAM,DRAM,基本原理是將基本原理是將CPUCPU和和RAMRAM通過一個(gè)相同的

6、時(shí)鐘鎖在一起，使通過一個(gè)相同的時(shí)鐘鎖在一起，使RAMRAM和和CPUCPU能夠共享一個(gè)時(shí)鐘能夠共享一個(gè)時(shí)鐘周期，以相同的速度同步工作周期，以相同的速度同步工作。 在在同步同步脈沖控制下工作，取消了主存等待時(shí)間，減少數(shù)據(jù)傳脈沖控制下工作，取消了主存等待時(shí)間，減少數(shù)據(jù)傳送延遲時(shí)間，加快系統(tǒng)速度。送延遲時(shí)間，加快系統(tǒng)速度。 SDRAMSDRAM突發(fā)模式可達(dá)到突發(fā)模式可達(dá)到5-1-1-15-1-1-1，比，比EDOEDO快將近快將近20%20%。 SDRAMSDRAM采用新的采用新的雙存儲(chǔ)體雙存儲(chǔ)體結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的存儲(chǔ)矩陣，允結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的存儲(chǔ)矩陣，允許兩個(gè)主存頁(yè)面同時(shí)打開。許兩個(gè)主存頁(yè)面同

7、時(shí)打開。 SDRAMSDRAM普遍采用普遍采用168168線的線的DIMMDIMM封裝，目前封裝，目前SDRAMSDRAM的工作頻率已達(dá)的工作頻率已達(dá)100MHz100MHz、133MHz133MHz，能與當(dāng)前的，能與當(dāng)前的CPUCPU同步運(yùn)行。同步運(yùn)行。二、二、 幾種提高主存讀寫速度的技術(shù)（續(xù)）幾種提高主存讀寫速度的技術(shù)（續(xù)）11:57:2464 4、雙數(shù)據(jù)傳輸同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（、雙數(shù)據(jù)傳輸同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DDR SDRAM DDR SDRAM ） 5 5、RambusRambus DRAM DRAM 不僅能在時(shí)鐘脈沖的上升沿讀出數(shù)據(jù)，還能在下降沿讀出數(shù)不僅能在時(shí)鐘脈沖的上升沿讀出數(shù)據(jù)

8、，還能在下降沿讀出數(shù)據(jù)，不需要提高時(shí)鐘頻率就能加倍提高據(jù)，不需要提高時(shí)鐘頻率就能加倍提高SDRAMSDRAM的速度。的速度。 是一種窄通道系統(tǒng)，一次只傳輸是一種窄通道系統(tǒng)，一次只傳輸1616位數(shù)據(jù)，速度較寬通道位數(shù)據(jù)，速度較寬通道系統(tǒng)快的多。系統(tǒng)快的多。 引入了引入了RISCRISC技術(shù)，依靠其極高的工作頻率，通過減少每個(gè)技術(shù)，依靠其極高的工作頻率，通過減少每個(gè)周期的數(shù)據(jù)量來(lái)簡(jiǎn)化操作。周期的數(shù)據(jù)量來(lái)簡(jiǎn)化操作。 RambusRambus結(jié)構(gòu)的帶寬視結(jié)構(gòu)的帶寬視RambusRambus通路的個(gè)數(shù)而定通路的個(gè)數(shù)而定。 采用全新設(shè)計(jì)，需要用采用全新設(shè)計(jì)，需要用RIMMRIMM插槽與芯片組配合。插槽與芯

9、片組配合。 行地址與列地址的尋址總線是各自分離的獨(dú)立總線。行地址與列地址的尋址總線是各自分離的獨(dú)立總線。 二、二、 幾種提高主存讀寫速度的技術(shù)（續(xù)）幾種提高主存讀寫速度的技術(shù)（續(xù)）11:57:247三、三、 多體交叉存儲(chǔ)技術(shù)多體交叉存儲(chǔ)技術(shù)1 1、 并行訪問存儲(chǔ)器并行訪問存儲(chǔ)器 1 1）、單體多字并行存儲(chǔ)系統(tǒng)）、單體多字并行存儲(chǔ)系統(tǒng) 單體單體指只有一套地址寄存指只有一套地址寄存器和地址譯碼器器和地址譯碼器; ;多字多字指有多指有多個(gè)容量相同的存儲(chǔ)模塊。個(gè)容量相同的存儲(chǔ)模塊。 即多個(gè)并行工作的存儲(chǔ)即多個(gè)并行工作的存儲(chǔ)器器共有一套共有一套地址寄存器和地地址寄存器和地址譯碼電路，按同一地址并址譯碼電

10、路，按同一地址并行地訪問各自對(duì)應(yīng)的單元。行地訪問各自對(duì)應(yīng)的單元。 M0M1Mn-1W位W位W位地址譯碼MAR地址MDR.11:57:2482 2、多體交叉訪問存儲(chǔ)器、多體交叉訪問存儲(chǔ)器 多體單字多體單字指存儲(chǔ)體內(nèi)有多個(gè)容指存儲(chǔ)體內(nèi)有多個(gè)容量相同的存儲(chǔ)模塊，且各存儲(chǔ)體有量相同的存儲(chǔ)模塊，且各存儲(chǔ)體有自己獨(dú)立的地址寄存器、譯碼電路自己獨(dú)立的地址寄存器、譯碼電路和數(shù)據(jù)寄存器，任何時(shí)間允許對(duì)多和數(shù)據(jù)寄存器，任何時(shí)間允許對(duì)多個(gè)存儲(chǔ)體獨(dú)立訪問。個(gè)存儲(chǔ)體獨(dú)立訪問。 交叉存取交叉存取指各個(gè)模塊的存儲(chǔ)單指各個(gè)模塊的存儲(chǔ)單元的地址是交叉編排，且存取時(shí)間元的地址是交叉編排，且存取時(shí)間均勻分布在一個(gè)存取周期內(nèi)。均勻分

11、布在一個(gè)存取周期內(nèi)。CPUCPU在一個(gè)存儲(chǔ)周期內(nèi)分時(shí)訪問每個(gè)存在一個(gè)存儲(chǔ)周期內(nèi)分時(shí)訪問每個(gè)存儲(chǔ)模塊，由時(shí)序控制線路對(duì)各模塊儲(chǔ)模塊，由時(shí)序控制線路對(duì)各模塊分時(shí)啟動(dòng)、分時(shí)控制。分時(shí)啟動(dòng)、分時(shí)控制。 MDRM0MAR地 址 譯 碼MDRM1MAR地 址 譯 碼MDRMn-1MAR地 址 譯 碼塊 內(nèi) 地 址模 塊 號(hào).三、多體交叉存儲(chǔ)技術(shù)（續(xù)）三、多體交叉存儲(chǔ)技術(shù)（續(xù)）11:57:249以以4 4體為例，其地址編排如下表所示體為例，其地址編排如下表所示 模塊號(hào)模塊號(hào)地址編址序列地址編址序列對(duì)應(yīng)二進(jìn)制地址的最低兩對(duì)應(yīng)二進(jìn)制地址的最低兩位位M00，4，8，12，4i+0，00M11，5，9，13，4i+1，01M22，6，10，14，4i+2，10M33，7，11，15，4i+3，11三、三、 多體交叉存儲(chǔ)技術(shù)（續(xù)）多體交叉存儲(chǔ)技術(shù)（續(xù)）11:57:2510地址寄存器地址寄存器 主存儲(chǔ)器存儲(chǔ)體主存儲(chǔ)器存儲(chǔ)體 W W W W 數(shù)據(jù)總線數(shù)據(jù)總線一體一體 4 字結(jié)構(gòu)字結(jié)構(gòu)11:57:2511地址寄存器地址寄存器 數(shù)據(jù)總線數(shù)據(jù)總線 0字字 1字字 2字字 3字字 單字單