數(shù)字電路與邏輯設(shè)計(jì)集成門電路與觸發(fā)器PPT課件

1、本章知識要點(diǎn) 集成電路的分類； 半導(dǎo)體器件的開關(guān)特性； 邏輯門電路的功能、外部特性及使用方法； 常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。第1頁/共102頁 3.1 3.1 數(shù)字集成電路的分類數(shù)字集成電路的分類 數(shù)字集成電路通常按照所用半導(dǎo)體器件的不同或者根據(jù)集成規(guī)模的大小進(jìn)行分類。一. . 根據(jù)所采用的半導(dǎo)體器件進(jìn)行分類 根據(jù)所采用的半導(dǎo)體器件，分為兩大類。 雙極型集成電路：采用雙極型半導(dǎo)體器件作為元件。主要特點(diǎn)是速度快、負(fù)載能力強(qiáng)，但功耗較大、集成度較低。 單極型集成電路(MOS集成電路): 采用金屬-氧化物半導(dǎo)體場效應(yīng)管(Metel Oxide Semiconductor Field E

2、ffect Tra-nsister)作為元件。主要特點(diǎn)是結(jié)構(gòu)簡單、制造方便、集成度高、功耗低，但速度相對雙極型較慢。第2頁/共102頁 雙極型集成電路分為： 晶體管- -晶體管邏輯電路TTL(Transistor Transistor Logic)TTL(Transistor Transistor Logic) 發(fā)射極耦合邏輯電路(Emitter Coupled Logic)(Emitter Coupled Logic) 集成注入邏輯電路I I2 2L(Integrated Injection Logic)L(Integrated Injection Logic) TTL電路的“性能價(jià)格比”較

3、佳，應(yīng)用最廣泛。 MOS集成電路分為： PMOS( P-channel Metel Oxide Semiconductor) NMOS(N-channel Metel Oxide Semiconductor) CMOS(Complement Metal OxideSemiconductor) CMOS電路應(yīng)用較普遍，因?yàn)樗坏m用于通用邏輯電路的設(shè)計(jì)，而且綜合性能好 。第3頁/共102頁二根據(jù)集成電路規(guī)模的大小進(jìn)行分類 根據(jù)一片集成電路芯片上包含的邏輯門個(gè)數(shù)或元件個(gè)數(shù)，分為 SSI 、MSI 、LSI 、VLSI。 1. SSI (Small Scale Integration : 邏輯門數(shù)小

4、于10 門(或元件數(shù)小于100個(gè))； 2. MSI (Medium Scale Integration ) : 邏輯門數(shù)為10 門99 門(或元件數(shù)100個(gè)999個(gè))； 3. LSI (Large Scale Integration ) : 邏輯門數(shù)為100 門9999 門(或元件數(shù)1000個(gè)99999個(gè))； 4. VLSI (Very Large Scale Integration) : 邏輯門數(shù)大于10000 門(或元件數(shù)大于100000個(gè))。 第4頁/共102頁三根據(jù)設(shè)計(jì)方法和功能定義分類根據(jù)設(shè)計(jì)方法和功能定義通常可分為如下3類： 1. 非用戶定制電路（又稱為標(biāo)準(zhǔn)集成電路） 2. 全用戶

5、定制電路（又稱為專用集成電路） 3. 半用戶定制電路 第5頁/共102頁3.2 3.2 半導(dǎo)體器件的開關(guān)特性半導(dǎo)體器件的開關(guān)特性 數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是以開關(guān)方式運(yùn)用的，工作狀態(tài)相當(dāng)于開關(guān)的“接通”與“斷開”。 數(shù)字系統(tǒng)中的半導(dǎo)體器件運(yùn)用在開關(guān)頻率十分高的電路中(通常開關(guān)狀態(tài)變化的速度可高達(dá)每秒百萬次數(shù)量級甚至千萬次數(shù)量級)，研究其開關(guān)特性時(shí)，不僅要研究它們在導(dǎo)通與截止兩種狀態(tài)下的靜止特性，而且還要分析它們在導(dǎo)通和截止?fàn)顟B(tài)之間的轉(zhuǎn)變過程，即動態(tài)特性。第6頁/共102頁晶體二極管的開關(guān)特性晶體二極管的開關(guān)特性一靜態(tài)特性 靜態(tài)特性是指二極管在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的

6、特性。典型二極管的靜態(tài)特性曲線(又稱伏安特性曲線)如下： 1. 正向特性 ： 門檻電壓 ( VTH )：使二極管開始導(dǎo)通的正向電壓，一般鍺管約0.1V，硅管約0.5V。 正向電壓 VF VTH：管子截止，電阻很大、正向電流 IF 接近于0，二極管類似于開關(guān)的斷開狀態(tài) ； 正向電壓 VF = VTH：管子開始導(dǎo)通，正向電流 IF 開始上升； 正向電壓 VF VTH ：管子充分導(dǎo)通(導(dǎo)通電壓一般鍺管約0.3V，硅管約 0.7V) ，電阻很小，正向電流IF 急劇增加，二 極管類似于開關(guān)的接通狀態(tài)。靜態(tài)特性曲線圖第7頁/共102頁 2 2 反向特性 二極管在反向電壓 VR 作用下，處于截止?fàn)顟B(tài)，反向電

7、阻很大，反向電流 IR 很?。▽⑵浞Q為反向飽和電流，用 IS 表示，通?？珊雎圆挥?jì)），二極管的狀態(tài)類似于開關(guān)斷開。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。 正向?qū)〞r(shí)可能因電流過大而導(dǎo)致二極管燒壞。組成實(shí)際電路時(shí)通常要串接一只電阻 R，以限制二極管的正向電流； 反向電壓超過某個(gè)極限值時(shí)，將使反向電流IR突然猛增，致使二極管被擊穿（通常將該反向電壓極限值稱為反向擊穿電壓VBR），一般不允許反向電壓超過此值。使用注意事項(xiàng)! !第8頁/共102頁注意： 圖中忽略了二極管的正向壓降。 由于二極管的單向?qū)щ娦裕栽跀?shù)字電路中經(jīng)常把它當(dāng)作開關(guān)使用。二極管開關(guān)電路及等效電路第9頁/共102頁

8、二. 動態(tài)特性 二極管的動態(tài)特性是指二極管在導(dǎo)通與截止兩種狀態(tài)轉(zhuǎn)換過程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一定的時(shí)間。為此，引入了反向恢復(fù)時(shí)間和開通時(shí)間的概念。1. 反向恢復(fù)時(shí)間 反向恢復(fù)時(shí)間：二極管從正向?qū)ǖ椒聪蚪刂顾枰臅r(shí) 間稱為反向恢復(fù)時(shí)間。 當(dāng)作用在二極管兩端的電壓由正向?qū)妷篤F 轉(zhuǎn)為反向截止電壓 VR 時(shí)，在理想情況下二極管應(yīng)該立即由導(dǎo)通轉(zhuǎn)為截止，電路中只存在極小的反向電流。實(shí)際情況如何呢？第10頁/共102頁 實(shí)際過程如圖所示：二極管的動態(tài)特性圖 圖中： 0t1時(shí)刻：輸入正向?qū)妷?VF，二極管導(dǎo)通，電阻很小，電路中的正向電流IF VF /R。 t1 時(shí)刻：輸入電

9、壓由正向電壓VF 轉(zhuǎn)為反向電壓 VR，首先正向電流IF 變到一個(gè)很大的反向電流 IR VR/R，該電流維持一段時(shí)間ts后開始逐漸下降，經(jīng)過一段時(shí)間tt后下降到一個(gè)很小的數(shù)值0.1IR(接近反向飽和電流 IS)，二極管進(jìn)入反向截止?fàn)顟B(tài)。 ts 稱為存儲時(shí)間； tt 稱為渡越時(shí)間； tre= ts+tt 稱為反向恢復(fù)時(shí)間。第11頁/共102頁 具體如下： 二極管外加正向電壓 VF 時(shí)，PN結(jié)兩邊的多數(shù)載流子不斷向?qū)Ψ絽^(qū)域擴(kuò)散，一方面使空間電荷區(qū)變窄，另一方面使相當(dāng)數(shù)量的載流子存儲在PN結(jié)的兩側(cè)。 當(dāng)輸入電壓突然由正向電壓 VF 變?yōu)榉聪螂妷篤R時(shí)，PN 結(jié)兩邊存儲的載流子在反向電壓作用下朝各自原來

10、的方向運(yùn)動，即P 區(qū)中的電子被拉回 N區(qū)，N區(qū)中的空穴被拉回 P區(qū)，形成反向漂移電流IR 。 開始時(shí)空間電荷區(qū)依然很窄，二極管電阻很小，反向電流 IR VR /R。 經(jīng)過時(shí)間ts 后，PN 結(jié)兩側(cè)存儲的載流子顯著減少，空間電荷區(qū)逐漸變寬，反向電流慢慢減??；直至經(jīng)過時(shí)間tt 后，IR 減小至反向飽和電流IS，二極管截止。該過程如下圖所示。Pn結(jié)的反向恢復(fù)示意圖產(chǎn)生反向恢復(fù)時(shí)間tre 的原因？第12頁/共102頁 2. 2. 開通時(shí)間 開通時(shí)間：二極管從反向截止到正向?qū)ǖ臅r(shí)間稱為開通時(shí)間。 由于PN結(jié)在正向電壓作用下空間電荷區(qū)迅速變窄，正向電阻很小，因而它在導(dǎo)通過程中及導(dǎo)通以后，正向壓降都很小，

11、故電路中的正向電流IF VF/R。而且加入輸入電壓VF后，回路電流幾乎是立即達(dá)到IF的最大值。 即：二極管的開通時(shí)間很短，對開關(guān)速度影響很小，相對反向恢復(fù)時(shí)間而言幾乎可以忽略不計(jì)。第13頁/共102頁 晶體三極管的開關(guān)特性 晶體三極管由集電結(jié)和發(fā)射結(jié)兩個(gè)PN結(jié)構(gòu)成。三極管有截止、放大、飽和3種工作狀態(tài)。 一個(gè)用NPN型共發(fā)射極晶體三極管組成的簡單電路及其輸出特性曲線如下圖所示。一靜態(tài)特性第14頁/共102頁3. 飽和狀態(tài) vB VTH，并達(dá)到一定值 ，兩個(gè)PN結(jié)均為正偏，iB IBS(基極臨界飽和電流) VCC/Rc ,此時(shí)iC = ICS(集電極飽和電流)VCC/Rc。三極管呈現(xiàn)低阻抗，類似

12、于開關(guān)接通。1. 截止?fàn)顟B(tài) vI0，兩個(gè)PN結(jié)均為反偏，iB0,iC 0,vCE VCC。三極管呈現(xiàn)高阻抗，類似于開關(guān)斷開。 2. 放大狀態(tài) vI VTH ，發(fā)射結(jié)正偏，集電結(jié)反偏，iC =iB 。電路工作特點(diǎn)：第15頁/共102頁 晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)開關(guān)特性。 在數(shù)字邏輯電路中，三極管相當(dāng)于一個(gè)由基極信號控制的無觸點(diǎn)開關(guān)，其作用對應(yīng)于觸點(diǎn)開關(guān)的“閉合”與“斷開”。 上述共發(fā)射極晶體三極管電路在三極管截止與飽和狀態(tài)下的等效電路如下圖所示。第16頁/共102頁 晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性稱為三極管的動態(tài)特性。 三極管的內(nèi)部也存在著電荷

13、的建立與消失過程。兩種狀態(tài)的轉(zhuǎn)換也需要一定的時(shí)間才能完成。二動態(tài)特性三極管的動態(tài)特性示意圖 當(dāng)輸入電壓vi由-V1 跳變到+V2時(shí)，三極管從截止到開始導(dǎo)通所需要的時(shí)間稱為延遲時(shí)間td。 經(jīng)過延遲時(shí)間td后，iC不斷增大。iC上升到最大值的90%所需要的時(shí)間稱為上升時(shí)間tr 。 當(dāng)輸入電壓vi由+V2跳變到-V1時(shí)，集電極電流從ICS到下降至0.9ICS所需要的時(shí)間稱為存儲時(shí)間ts。 集電極電流由0.9ICS降至0.1ICS所需的時(shí)間稱為下降時(shí)間tf 。如圖所示電路的動態(tài)特性為：第17頁/共102頁 1開通時(shí)間（ ton ） 開通時(shí)間：三極管從截止?fàn)顟B(tài)到飽和狀態(tài)所需要的時(shí)間。開通時(shí)間ton =

14、延遲時(shí)間td +上升時(shí)間tr2. 關(guān)閉時(shí)間 （ toff ） 關(guān)閉時(shí)間 ：三極管從飽和狀態(tài)到截止?fàn)顟B(tài)所需要的時(shí)間。 關(guān)閉時(shí)間toff =存儲時(shí)間ts +下降時(shí)間tf 開通時(shí)間ton和關(guān)閉時(shí)間toff是影響電路工作速度的主要因素。第18頁/共102頁 3.3 3.3 邏邏 輯輯 門門 電電 路路 實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的邏輯器件統(tǒng)稱為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。 以TTLTTL集成邏輯門和CMOSCMOS集成邏輯門為例進(jìn)行介紹。 要求：重點(diǎn)掌握集成邏輯門電路的功能和外部特性，以及器件的使用方法。對其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。第19頁/共102頁一. 非門

15、非門又稱“反相器”。晶體三極管反相器的電路圖和邏輯符號如圖 (a)和圖(b)所示 。 簡單邏輯門電路簡單邏輯門電路第20頁/共102頁二. 與門一個(gè)由二極管構(gòu)成的2 2輸入與門電路如下圖所示。第21頁/共102頁二. 或門一個(gè)由二極管構(gòu)成的2 2輸入或門電路如下圖所示。第22頁/共102頁集成邏輯門電路集成邏輯門電路 TTL(Transistor Transistor Logic)電路是晶體管- 晶體管邏輯電路的簡稱。 TTL電路的功耗大、線路較復(fù)雜，使其集成度受到一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。 下面，對幾種常見TTL門電路進(jìn)行介紹，重點(diǎn)討論TTL與非門。第23頁/共102頁一.

16、 典型TTL與非門 該電路可按 圖中虛線劃分為三部分： 輸入級 由多發(fā)射極晶體管T1和電阻R1組成； 中間級 由晶體管T2和電阻R2、R3組成； 輸出級 由晶體管T3、T4、T5和電阻R4、R5組成。1. 電路結(jié)構(gòu)及工作原理 (1) 電路結(jié)構(gòu) 典型TTL與非門電路圖及相應(yīng)邏輯符號如右圖所示。第24頁/共102頁(2) 工作原理 邏輯功能分析如下： 輸入端全部接高電平(3.6V)：電源Ucc通過R1和T1的集電結(jié)向T2提供足夠的基極電流，使T2飽和導(dǎo)通。T2的發(fā)射極電流在R3 上產(chǎn)生的壓降又使 T5 飽和導(dǎo)通，輸出為低電平(0.3V)。 此時(shí)，T1的基極電壓ub1=ubc1+ube2+ube5

17、2.1V；T2的集電極電壓uc2 = uces2+ube50.3V+0.7V1V,該值大于T3的發(fā)射結(jié)正向壓降，T3導(dǎo)通。T4的基極電壓ub4= ue3=uc2-0.7V=0.3V,故T4截止。實(shí)現(xiàn)了“輸入全高 ，輸出為低”的邏輯關(guān)系。第25頁/共102頁 當(dāng)有輸入端接低電平(0.3V)時(shí)：輸入端為低的發(fā)射結(jié)導(dǎo)通，使T1的基極電位Ub1=0.3V+0.7V=1V。該電壓作用于T1的集電結(jié)和T2、T5的發(fā)射結(jié)上，不可能使T2和T5導(dǎo)通，即T2、T5均截止。 綜合上述：當(dāng)輸入A、B、C均為高電平時(shí)，輸出為低電平(0V)；當(dāng) A、B、C中至少有一個(gè)為低電平時(shí)，輸出為高電平(3.6V)。 輸出與輸入之

18、間構(gòu)成“與非”邏輯， 即F = A F = A B B C C點(diǎn)擊此處演示全過程 由于T2截止，電源UCC通過R2驅(qū)動T3和T4管，使之工作在導(dǎo)通狀態(tài)，電路輸出為高電平(3.6V)。通常將電路的這種工作狀態(tài)稱為截止?fàn)顟B(tài)，它實(shí)現(xiàn)了“輸入有低，輸出為高”的邏輯功能。第26頁/共102頁2. 主要外部特性參數(shù) TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延和空載功耗等。 (2) 輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時(shí)的輸出電平。VOL的典型值是0.3V，產(chǎn)品規(guī)范值為VOL0.4V。 (1) 輸出高電平VOH ：輸出高電平VOH是指至

19、少有一個(gè)輸入端接低電平時(shí)的輸出電平。VOH的典型值是3.6V。產(chǎn)品規(guī)范值為VOH2.4V。第27頁/共102頁 (3) 開門電平VO N ：開門電平VON是指在額定負(fù)載下，使輸出電平達(dá)到標(biāo)準(zhǔn)低電平VSL的輸入電平，它表示使與非門開通的最小輸入電平。 VON的典型值是1.5V，產(chǎn)品規(guī)范值為VON1.8V。開門電平的大小反映了高電平抗干擾能力，VON 愈小，在輸入高電平時(shí)的抗干擾能力愈強(qiáng)。 (4) 關(guān)門電平VOFF ：關(guān)門電平VOFF是指輸出空載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)高電平VSH的輸入電平，它表示使與非門關(guān)斷所允許的最大輸入電平。 VOFF 的典型值是1.3V，產(chǎn)品規(guī)范值VOFF0.8V。關(guān)門電平

20、的大小反映了低電平抗干擾能力，VOFF越大，在輸入低電平時(shí)的抗干擾能力越強(qiáng)。為什么？為什么？第28頁/共102頁 (5) 扇入系數(shù)Ni ：指與非門允許的輸入端數(shù)目。 Ni是由制造廠家安排的，一 般Ni為25，最多不超過8。當(dāng)應(yīng)用中要求輸入端數(shù)目超過Ni時(shí)，可通過分級實(shí)現(xiàn)的方法減少對扇入系數(shù)的要求。 (7) 輸入短路電流IiS : 輸入短路電流IIs是指當(dāng)與非門的某一個(gè)輸入端接地而其余輸入端懸空時(shí)，流過接地輸入端的電流。 實(shí)際電路中，IiS是流入前級與非門的灌電流，它的大小將直接影響前級與非門的工作情況。輸入短路電流的產(chǎn)品規(guī)范值IiS1.6mA。 (6) 扇出系數(shù)No：指與非門輸出端連接同類門的

21、最多個(gè)數(shù)。它反映了與非門的帶負(fù)載能力，一般No8。 扇入和扇出是反映門電路互連性能的指標(biāo)。第29頁/共102頁 (8) 輸入漏電流IiH：指某一輸入端接高電平，而其他輸入端接低電平時(shí)，流入高電平輸入端的電流，又稱為高電平輸入電流。 一般IiH50A。 (9) 平均傳輸延遲時(shí)間tpd: 指一個(gè)矩形波信號從與非門輸入端傳到與非門輸出端(反相輸出)所延遲的時(shí)間。 通常將從輸入波上沿中點(diǎn)到輸出波下沿中點(diǎn)的時(shí)間延遲稱為導(dǎo)通延遲時(shí)間tpdL；從輸入波下沿中點(diǎn)到輸出波上沿中點(diǎn)的時(shí)間延遲稱為截止延遲時(shí)間tpdH。平均延遲時(shí)間定義為 tpd = ( tpdL+ tpdH )/2 平均延遲時(shí)間是反映與非門開關(guān)速度

22、的一個(gè)重要參數(shù)。tpd 的典型值約10ns ，一般小于40ns。第30頁/共102頁 (10) 空載功耗P：空載功耗是當(dāng)與非門空載時(shí)電源總電流ICC和電源電壓UCC的乘積。 輸出為低電平時(shí)的功耗稱為空載導(dǎo)通功耗PON，輸出為高電平時(shí)的功耗稱為空載截止功耗POFF ，PON大于POFF 。 平均功耗 P =(PON + POFF)/2 一般P50mW,如74H系列門電路平均功耗為22mW。第31頁/共102頁3. TTL與非門集成電路芯片 TTL與非門集成電路芯片種類很多，常用的TTL與非門集成電路芯片有7400、7410和7420等。 引腳分配圖如下：第32頁/共102頁二. 常用的TTL集成

23、門電路 集成TTL門電路除了與非門外，還有與門、或門、非門、或非門、與或非門、異或門等不同功能的產(chǎn)品。此外，還有兩種特殊門電路集電極開路門(OC門)和三 態(tài)門(TS門)。 (1) 非門 圖(a)所示是一個(gè)TTL非門電路。1. 幾種常用的TTL門電路 圖(a)中，當(dāng)輸入A為低電平(0.3V)時(shí)，電路工作在截止?fàn)顟B(tài)，即T3截止，T4和D導(dǎo)通，輸出端F為高電平(3.6V)； 當(dāng)輸入A為高電平(3.6V) 時(shí)，電路工作在導(dǎo)通狀態(tài)，即T3飽和導(dǎo)通，T4和D截止，F(xiàn)輸出低電平(0.3V)。 實(shí)現(xiàn)了邏輯“非”功能，即 圖（b）所示為非門集成電路芯片7404。AF第33頁/共102頁(2) 或非門 如下圖所示

24、，圖中兩個(gè)虛線框中的部分完全相同。邏輯功能如下： 當(dāng)輸入A、B均為低電平時(shí)，T2和T2均截止，從而使T3截止，T4和D導(dǎo)通，輸出F為高電平； 當(dāng)A端輸入高電平時(shí)，T2和T3飽和導(dǎo)通，T4和D截止 ，輸出F為低電平。同樣，B端輸入高電平或A、B同時(shí)輸入高電平，均使T3飽和導(dǎo)通，T4和D截止，F(xiàn)輸出低電平。 實(shí)現(xiàn)了“或非”邏輯功能，即BAF第34頁/共102頁 常用的TTLTTL或非門集成電路芯片有74027402等。74027402的引腳分配圖如下圖所示。第35頁/共102頁(3) 與或非門 將兩輸入或非門電路中的T1和T1 改成多射極晶體管，用以實(shí)現(xiàn) “與”的功能，即可得到下圖所示的TTL與或

25、非門電路圖。邏輯功能如下： 當(dāng)A1、A2和B1、B2中均有低電平時(shí)，T2、T2和T3截止，T4和D導(dǎo)通，輸出F為高電平。 當(dāng)A1、A2 均為高，或者B1、B2 均為高，或者A1、A2 和B1、B2 均為高時(shí)，都將使T3飽和導(dǎo)通，T4和D截止，輸出F為低電平。 實(shí)現(xiàn)了與或非 運(yùn)算功能，輸出和輸入之間滿足邏輯關(guān)系2121BBAAF第36頁/共102頁 常用的TTL與或非門集成電路芯片7451的邏輯符號和引腳排列圖如下：第37頁/共102頁2. 兩種特殊的門電路問題提出： 如果兩個(gè)邏輯門的輸出端能對接，則可實(shí)現(xiàn)“與”邏輯。 但前面所介紹的一般邏輯門不行！例如，與非門的輸出端不能對接。 為了解決這一問

26、題，引入了集電極開路門！。 (1) 集電極開路門(OC門) 第38頁/共102頁 集電極開路門(Open Collector Gate）是一種輸出端可以直接相互連接的特殊邏輯門，簡稱OC門。 OC門電路將一般TTL與非門電路的推拉式輸出級改為三極管集電極開路輸出。下圖為一個(gè)集電極開路與非門的電路結(jié)構(gòu)圖和邏輯符號。第39頁/共102頁 注意：集電極開路與非門只有在外接負(fù)載電阻RL和電源VCC后才能正常工作。 集電極開路與非門在計(jì)算機(jī)中應(yīng)用很廣泛，可以用它實(shí)現(xiàn)線與邏輯、電平轉(zhuǎn)換以及直接驅(qū)動發(fā)光二極管、干簧繼電器等。 按此結(jié)構(gòu)，只要負(fù)載電阻RL和電源VCC選擇恰當(dāng)，便能既保證輸出的高電平符合要求，又

27、能使流過T4的電流不至于過大。第40頁/共102頁 例如，下圖所示電路中，只要有一個(gè)門輸出為低電平，輸出F F便為低電平；僅當(dāng)兩個(gè)門的輸出均為高電平時(shí)，輸出F F才為高電平。即 F=F1 F2=A1B1C1 A2B2C2 該電路實(shí)現(xiàn)了兩個(gè)與非門輸出相“與”的邏輯功能。由于該“與” 邏輯功能是由輸出端引線連接實(shí)現(xiàn)的，故稱為 線與 邏輯。請問該電路功能與哪種邏輯門等效？第41頁/共102頁 (2) 三態(tài)輸出門(TS門) 三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止?fàn)顟B(tài)。簡稱三態(tài)門(Three state Gate)、TS門等。 注意 ! 三態(tài)門

28、不是指具有三種邏輯值。 如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？ 通過外加控制信號！第42頁/共102頁 例如，右圖所示 電路在一般與非門的基礎(chǔ)上，附加使能控制端和控制電路構(gòu)成的。BAF 該電路邏輯功能如下： EN=1：二極管D反偏，此時(shí)電路功能與一般與非門無區(qū)別，輸出； EN=0：一方面因?yàn)門1有一個(gè)輸入端為低，使T2、 T4截止。另一方面由于二極管導(dǎo)通，迫使T3的基極電位變低，致使T3、D4也截止。輸出F便被懸空，即處于高阻狀態(tài)。第43頁/共102頁 右圖所示為用三態(tài)門構(gòu)成的單向數(shù)據(jù)總線。 當(dāng)某個(gè)三態(tài)門的控制端為1時(shí)，該邏輯門的輸入數(shù)據(jù)經(jīng)反相后送至總線。 為了保證數(shù)據(jù)傳送的正確性，任意時(shí)刻，n個(gè)

29、三態(tài)門的控制端只能有一個(gè)為1，其余均為0，即只允許一個(gè)數(shù)據(jù)端與總線接通，其余均斷開，以便實(shí)現(xiàn) n 個(gè)數(shù)據(jù)的分時(shí)傳送。 三態(tài)與非門主要應(yīng)用于總線傳送，它既可用于單向數(shù)據(jù)傳送，也可用于雙向數(shù)據(jù)傳送。第44頁/共102頁 用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。 EN=1：G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線； EN=0：G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。 實(shí)現(xiàn)了數(shù)據(jù)的分時(shí)雙向傳送。第45頁/共102頁 CMOSCMOS集成邏輯門電路集成邏輯門電路 MOS型集成門電路的主要優(yōu)點(diǎn)：制造工藝簡單、集成度高、功耗小、抗干擾能力強(qiáng)等；主要缺點(diǎn)：速度相對TTL

30、電路較低。 MOS門電路有三種類型： 使用P溝道管的PMOS電路； 使用N溝道管的NMOS電路； 同時(shí)使用PMOS管和NMOS管的CMOS電路。 其中，CMOS電路以其優(yōu)越的性能而得到廣泛應(yīng)用。以CMOS集成邏輯門為例討論。第46頁/共102頁一、 MOS管的靜態(tài)開關(guān)特性 MOSMOS集成電路的基本元件是MOSMOS晶體管。MOSMOS晶體管是一種電壓控制器件，它的三個(gè)電極分別稱為柵極(G)(G)、漏極(D)(D)和源極(S)(S)，由柵極電壓控制漏源電流。 MOSMOS晶體管根據(jù)結(jié)構(gòu)的不同可分為P P型溝道MOSMOS管和N N型溝道MOSMOS管兩種，每種又可按其工作特性進(jìn)一步分為增強(qiáng)型和

31、耗盡型兩類?，F(xiàn)以N N型溝道增強(qiáng)型MOSMOS管為例對其靜態(tài)工作特性作簡單介紹。第47頁/共102頁1 1、N N型溝道增強(qiáng)型MOSMOS管 N溝道增強(qiáng)型MOS管的結(jié)構(gòu)、符號、特性如下： 在柵源電壓v vGSGS控制下，N N溝道增強(qiáng)型MOSMOS管有截止、非飽和、飽和3 3種工作狀態(tài)。 開啟電壓 V VTNTN約為1 12V2V之間。 第48頁/共102頁 (1) 截止?fàn)顟B(tài) vGSVTN（約12V）：此時(shí)iDS 0,管子工作在截止?fàn)顟B(tài)。管子處于“斷開”狀態(tài)，輸出電壓 vDS VDD 。 (2) 非飽和狀態(tài) vGSVTN，且漏源電壓較小，滿足vDSvGS-VTN ：漏源電流iDS基本上隨著漏源

32、電壓vDS線性上升。管子工作在非飽和狀態(tài)，有時(shí)又將其稱為電阻可調(diào)狀態(tài)。 (3) 飽和狀態(tài) vGSVTN，且漏源電壓加大到一定程度，滿足vDSvGS-VTN：iDS不再隨vDS線性上升，而是達(dá)到某一個(gè)值之后，vDS的增加只使iDS產(chǎn)生微小的變化，幾乎近似不變，即趨于飽和。此時(shí)，管子工作在飽和狀態(tài)，管子處于“接通”狀態(tài)，輸出電壓 vDS 0 。 第49頁/共102頁2 2、P P型溝道增強(qiáng)型MOSMOS管P溝道增強(qiáng)型MOS管的結(jié)構(gòu)、符號如下： P P溝道增強(qiáng)型MOSMOS管的工作電壓v vGSGS和v vDSDS均為負(fù)電壓。在一定柵源電壓v vGSGS控制下，P P溝道增強(qiáng)型MOSMOS管同樣有截

33、止、非飽和、飽和3 3種工作狀態(tài)。開啟電壓 V VTPTP約為-2.5-2.5-1.0V-1.0V之間。 當(dāng)v vGSGSV VTPTP時(shí)，管子導(dǎo)通。 第50頁/共102頁一. CMOS. CMOS反相器 CMOS反相器由一個(gè)N溝道增強(qiáng)型MOS管TN和一個(gè)P溝道增強(qiáng)型MOS管TP組成。 電路正常工作條件：VDD大于TN管開啟電壓VTN和TP管開啟電壓VTP的絕對值之和，即 VDDVTN +|VTP|。 Vi=0V：TN截止，TP導(dǎo)通，vOVDD為高電平； Vi=VDD：TN導(dǎo)通，TP截止，vO0V為低電平。 實(shí)現(xiàn)了非 的邏輯功能。第51頁/共102頁二.CMOS.CMOS與非門 由兩個(gè)串聯(lián)的N

34、MOS管和兩個(gè)并聯(lián)的PMOS管構(gòu)成的兩輸入端的CMOS與非門電路如下圖所示。 輸入A A、B B均為高電平：T TN1N1和T TN2N2導(dǎo)通，T TP1P1和T TP2P2截止，輸出端F F為低電平； 輸入A A、B B中至少有一個(gè)為低電平：對應(yīng)的T TN1N1 和T TN2N2中至少有一個(gè)截止，T TP1P1和T TP2P2中至少有一個(gè)導(dǎo)通，輸出F F為高電平。 該電路實(shí)現(xiàn)了 與非 邏輯功能。第52頁/共102頁三. CMOS或非門 由兩個(gè)并聯(lián)的NMOS管和兩個(gè)串聯(lián)的PMOS管構(gòu)成一個(gè)兩個(gè)輸入端的CMOS或非門電路如下圖所示。每個(gè)輸入端連接到一個(gè)NMOS管和一個(gè)PMOS管的柵極。 電路邏輯

35、功能如下： 輸入A、B均為低電平：TN1和TN2截止，TP1和TP2導(dǎo)通，輸出F為高電平； 輸入端A、B 中至少有一個(gè)為高電平：對應(yīng)的TN1、TN2中便至少有一個(gè)導(dǎo)通，TP1、TP2中便至少有一個(gè)截止，使輸出F為低電平。 該電路實(shí)現(xiàn)了或非邏輯功能。 第53頁/共102頁四. CMOS. CMOS三態(tài)門 下圖所示是一個(gè)低電平使能控制的三態(tài)非門，該電路是在CMOS反相器的基礎(chǔ)上增加NMOS管TN和PMOS管TP 構(gòu)成的。 EN=1 ：TN和TP同時(shí)截止，輸出F呈高阻狀態(tài)； EN =0 ：TN和TP同時(shí)導(dǎo)通，非門正常工作，實(shí)現(xiàn) 的功能。 CMOS三態(tài)門也可用于總線傳輸。AF 第54頁/共102頁五.

36、 CMOS. CMOS傳輸門 圖中， TN 和TP 的結(jié)構(gòu)和參數(shù)對稱，兩管的柵極分別與一對互補(bǔ)的控制信號C和 相接。注意：襯底電壓對開啟電壓有一定影響，通常將TP襯底接電源，TN襯底接地。C 該電路邏輯功能如下： 當(dāng)C=1(UDD)， (0V)時(shí)， Ui 在0VUDD范圍內(nèi)變化，兩管中至少有一個(gè)導(dǎo)通，輸入和輸出之間呈低阻狀態(tài)，相當(dāng)于開關(guān)接通，輸入信號Ui能通過傳輸門。0C 當(dāng) C=0(0V)， (UDD)時(shí)，Ui在0VUDD范圍內(nèi)變化，兩管均處于截止?fàn)顟B(tài)，輸入和輸出之間呈高阻狀態(tài)(107)，信號Ui不能通過，相當(dāng)于開關(guān)斷開。1C 傳輸門實(shí)質(zhì)上是一種傳輸模擬信號的壓控開關(guān)。 第55頁/共102頁

37、 注意：由于MOSMOS管的結(jié)構(gòu)是對稱的，即源極和漏極可以互換使用，因此，傳輸門的輸入端和輸出端可以互換使用。即MOSMOS傳輸門具有雙向性，故又稱為可控雙向開關(guān)。第56頁/共102頁正邏輯和負(fù)邏輯正邏輯和負(fù)邏輯 前面討論各種邏輯門電路的邏輯功能時(shí)，約定用高電平表示邏輯1、低電平表示邏輯0。事實(shí)上，既可以規(guī)定用高電平表示邏輯1、低電平表示邏輯0，也可以規(guī)定用高電平表示邏輯0，低電平表示邏輯1。這就引出了正邏輯和負(fù)邏輯的概念。 正邏輯：用高電平表示邏輯1，低電平表示邏輯0。 負(fù)邏輯：用高電平表示邏輯0，低電平表示邏輯1。一. 正邏輯與負(fù)邏輯的概念第57頁/共102頁二. 正邏輯與負(fù)邏輯的關(guān)系 對

38、于同一電路，可以采用正邏輯，也可以采用負(fù)邏輯。正邏輯與負(fù)邏輯的規(guī)定不涉及邏輯電路本身的結(jié)構(gòu)與性能好壞，但不同的規(guī)定可使同一電路具有不同的邏輯功能。 例如，假定某邏輯門電路的輸入、輸出電平關(guān)系如下表所示。 輸入輸出電平關(guān)系輸 入輸 出ABFLHLLLLLLHHHH 按正邏輯與負(fù)邏輯的規(guī)定，電路的邏輯功能分別如何？第58頁/共102頁 按正邏輯規(guī)定:“與”門 按負(fù)邏輯規(guī)定: “或”門 即正邏輯與門等價(jià)于負(fù)邏輯或門。 正邏輯真值表輸 入輸 出ABF010000001111 負(fù)邏輯真值表輸 入輸 出ABF101111110000 輸入輸出電平關(guān)系輸 入輸 出ABFLHLLLLLLHHHH第59頁/共1

39、02頁 上述邏輯關(guān)系可以用反演律證明。假定一個(gè)正邏輯與門的輸出為F F，輸入為A A、B B，則有 F = AF = AB B 若將一個(gè)邏輯門的輸出和所有輸入都反相，則正邏輯變?yōu)樨?fù)邏輯。據(jù)此，可將正邏輯門轉(zhuǎn)換為負(fù)邏輯門。 在本課程中，若無特殊說明，約定按正邏輯討論問題，所有門電路的符號均按正邏輯表示。根據(jù)反演律，可得BABAF第60頁/共102頁3. 4 3. 4 觸觸 發(fā)發(fā) 器器 為了構(gòu)造實(shí)現(xiàn)各種功能的邏輯電路，除了需要實(shí)現(xiàn)邏輯運(yùn)算的邏輯門之外， 還需要有能夠保存信息的邏輯器件。觸發(fā)器是一種具有記憶功能的電子器件。 觸發(fā)器結(jié)構(gòu)：邏輯門加上適當(dāng)?shù)姆答伨€。 觸發(fā)器能用來存儲一位二進(jìn)制信息。集成觸

40、發(fā)器的種類很多，分類方法也各不相同。本節(jié)介紹幾種最常用的集成觸發(fā)器，重點(diǎn)掌握它們的外部工作特性。第61頁/共102頁觸發(fā)器的特點(diǎn)： 有兩個(gè)互補(bǔ)的輸出端 Q 和 。Q 有兩個(gè)穩(wěn)定狀態(tài)。通常將 Q = 1和 = 0 稱為“1”狀態(tài)，而把Q = 0和 = 1稱為0 狀態(tài)。當(dāng)輸入信號不發(fā)生變化時(shí)，觸發(fā)器狀態(tài)穩(wěn)定不變。QQ 在一定輸入信號作用下，觸發(fā)器可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)。 現(xiàn)態(tài)與次態(tài)的概念： 現(xiàn)態(tài): 輸入信號作用前的狀態(tài)，記作 Qn 和 , 一般簡記 為 Q和 ； 次態(tài): 輸入信號作用后的狀態(tài)，記作 Qn+1和 。 顯然，次態(tài)是現(xiàn)態(tài)和輸入的函 數(shù)。nQQ1nQ第62頁/共102頁基本

41、R-SR-S觸發(fā)器 基本R-S觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡稱，由于它是構(gòu)成各種功能觸發(fā)器的基本部件，故稱為基本R-S觸發(fā)器。一. 用與非門構(gòu)成的基本R-S觸發(fā)器 1. 組成：由兩個(gè)與非門交叉耦合構(gòu)成。 圖中， R稱為置0端或者復(fù)位端，S稱為置1端或置位端；邏輯符號輸入端加的小圓圈表示低電平或負(fù)脈沖有效。第63頁/共102頁 2. 工作原理 (1) 若R=1,S=1，則觸發(fā)器保持原來狀態(tài)不變；(2) 若R=1,S=0,則觸發(fā)器置為1狀態(tài)； (3) 若R=0,S=1,則觸發(fā)器置為0狀態(tài)； (4) 不允許出現(xiàn)R=0,S=0。第64頁/共102頁3.邏輯功能及其描述 由與非門構(gòu)成的R-S觸發(fā)器的邏輯

42、功能如下表所示。 表中“d” 表示觸發(fā)器次態(tài)不確定。該表又稱為次態(tài)真值表。RSQn+1功能說明0 00 11 01 1d01Q不定置 0置 1不變 基本R-S觸發(fā)器功能表第65頁/共102頁 因?yàn)镽、S不允許同時(shí)為0，所以輸入必須滿足約束條件： R + S = 1 (約束方程) 若把觸發(fā)器次態(tài)Qn+1表示成現(xiàn)態(tài)Q和輸入R、S的函數(shù)，則卡諾圖如下： 用卡諾圖化簡后，可得到該觸發(fā)器的次態(tài)方程： RQSQn )1(第66頁/共102頁 注意：當(dāng)輸入端S連續(xù)出現(xiàn)多個(gè)置1信號或者輸入端R連續(xù)出現(xiàn)多個(gè)置0信號時(shí)，僅第一個(gè)信號使觸發(fā)器翻轉(zhuǎn)，波形圖如下： 運(yùn)用上述特點(diǎn)，可以利用基本R-S觸發(fā)器消除機(jī)械開關(guān)震動

43、引起的尖脈沖。例如如何消除呢？機(jī)械開關(guān)震動引起的尖脈沖第67頁/共102頁 利用基本R-S觸發(fā)器可以消除機(jī)械開關(guān)震動引起的尖脈沖信號！第68頁/共102頁二. .用或非門構(gòu)成的基本R-SR-S觸發(fā)器 1. 1.組成：由兩個(gè)或非門交叉耦合組成。 該電路的輸入是正脈沖或高電平有效，故邏輯符號的輸入端未加小圓圈。工能特性R=1,S=1：狀態(tài)不定；R=1,S=0：狀態(tài)置0；R=0,S=1：狀態(tài)置1；R=0,S=0：狀態(tài)不變 。第69頁/共102頁2.功能描述 RSQn+1功能說明0 00 11 01 1Q10d不變置 1置 0不定功能表 優(yōu)點(diǎn)：結(jié)構(gòu)簡單。它不僅可作為記憶元件獨(dú)立使用，而且由于它具有直接

44、復(fù)位、置位功能，因而被作為各種性能完善的觸發(fā)器的基本組成部分。 缺點(diǎn)：R、S之間存在約束關(guān)系，以及不能進(jìn)行定時(shí)控制，使它的使用受到一定限制。 次態(tài)方程和約束方程如下： (次態(tài)方程)R S = 0 (約束方程)QRSQ1n第70頁/共102頁常用時(shí)鐘控制觸發(fā)器 具有時(shí)鐘脈沖控制的觸發(fā)器稱為“時(shí)鐘控制觸發(fā)器”或者“定時(shí)觸發(fā)器”。 時(shí)鐘脈沖控制觸發(fā)器的工作特點(diǎn)： 由時(shí)鐘脈沖確定狀態(tài)轉(zhuǎn)換的時(shí)刻(即何時(shí)轉(zhuǎn)換？)； 由輸入信號確定觸發(fā)器狀態(tài)轉(zhuǎn)換的方向(即如何轉(zhuǎn)換？)。 下面介紹四種最常用的時(shí)鐘控制觸發(fā)器。第71頁/共102頁一. 時(shí)鐘控制R-S觸發(fā)器邏輯圖和邏輯符號如圖(a)、（b）所示。 1. 組成 由

45、四個(gè)與非門構(gòu)成。其中，與非門G1、G2構(gòu)成基本R-S觸發(fā)器；與非門G3、G4組成控制電路，通常稱為控制門。第72頁/共102頁 2 2工作原理 具體如下： R=0, S=0：控制門G3、G4的輸出均為1，狀態(tài)保持不變； R=0, S=1：控制門G3、G4的輸出分別為1和0，置成1狀態(tài)； R=1, S=0：控制門G3、G4的輸出分別為0和1，置成0狀態(tài)； R=1，S=1：控制門G3、G4的輸出均為0，狀態(tài)不確定（不允許）。 當(dāng)無時(shí)鐘脈沖作用（即CP=0CP=0）時(shí)，不管R R、S S端為何值，兩個(gè)控制門的輸出均為1 1，觸發(fā)器狀態(tài)保持不變。 當(dāng)時(shí)鐘脈沖到來（即CP=1CP=1）時(shí)，輸入端R R、

46、S S的值可以通過控制門作用于上面的基本R-SR-S觸發(fā)器。第73頁/共102頁 注意：時(shí)鐘控制R-S觸發(fā)器雖然解決了對觸發(fā)器工作進(jìn)行定時(shí)控制的問題，而且具有結(jié)構(gòu)簡單等優(yōu)點(diǎn)，但依然存在如下兩點(diǎn)不足： 輸入信號依然存在約束條件，即R、S不能同時(shí)為1； 可能出現(xiàn)空翻現(xiàn)象。 時(shí)鐘控制R-S觸發(fā)器的工作過程是由時(shí)鐘脈沖信號CP和輸入信號R、S共同作用的；時(shí)鐘CP控制轉(zhuǎn)換時(shí)間，輸入R和S確定轉(zhuǎn)換后的狀態(tài)。 時(shí)鐘控制R-S觸發(fā)器除增加了時(shí)鐘控制信號外，功能表、次態(tài)方程和約束條件與由或非門構(gòu)成的R-S觸發(fā)器相同。 在時(shí)鐘控制觸發(fā)器中，時(shí)鐘信號CP是一種固定的時(shí)間基準(zhǔn)，通常不作為輸入信號列入表中。對觸發(fā)器功能

47、進(jìn)行描述時(shí)，均只考慮時(shí)鐘作用(CP=1)時(shí)的情況。 (次態(tài)方程) RS = 0 (約束方程)Q)CPRS(Q1n CP R SQn+1功能說明1 0 01 0 11 1 01 1 1Q10d不變置 1置 0不定功能表3 . 邏輯功能第74頁/共102頁 在時(shí)鐘脈沖作用期間，輸入信號直接控制著觸發(fā)器狀態(tài)的變化。即當(dāng)時(shí)鐘CP為1時(shí)，輸入信號R、S發(fā)生變化， 觸發(fā)器狀態(tài)會跟著變化，從而使得一個(gè)時(shí)鐘脈沖作用期間引起多次翻轉(zhuǎn)。 “空翻”造成狀態(tài)的不確定，這是不允許的。因此，時(shí)鐘控制R-S觸發(fā)器要求時(shí)鐘脈沖作用期間輸入信號保持不變。 所謂“空翻”是指在同一個(gè)時(shí)鐘脈沖作用期間觸發(fā)器狀態(tài)發(fā)生兩次或兩次以上變化

48、的現(xiàn)象。什么叫“空翻”？ 為了改進(jìn)其性能，通常采用主從結(jié)構(gòu)和維持阻塞結(jié)構(gòu)。 引起空翻的原因是什么？第75頁/共102頁主從結(jié)構(gòu)的R-SR-S觸發(fā)器結(jié)構(gòu)特點(diǎn)： 1.1.由主、從2 2個(gè)簡單鐘控R-SR-S觸發(fā)器組成； 2.2.主、從觸發(fā)器的時(shí)鐘反相； 3.3.具有直接清0 0和直接置1 1功能。第76頁/共102頁工作原理：1.CP=11.CP=1時(shí)，主觸發(fā)器工作，從觸發(fā)器被封鎖。主觸發(fā)器 狀態(tài)取決于輸入R R、S S的值；2.CP2.CP由1010時(shí)，主觸發(fā)器被封鎖，其狀態(tài)作為從觸發(fā)器 輸入，使從觸發(fā)器狀態(tài)與主觸發(fā)器相同；3.3.正常工作時(shí)，直接清0 0端R RD D和直接置1 1端S SD

49、D接高電平；4.4.邏輯功能與簡單鐘控R-SR-S觸發(fā)器相同。第77頁/共102頁二. D觸發(fā)器 為了解決時(shí)鐘控制R-S觸發(fā)器在輸入端R、S同時(shí)為1時(shí)狀態(tài)不確定的問題，將其變成如下圖(a)所示的形式，便形成了只有一個(gè)輸入端的D觸發(fā)器。其邏輯符號如圖 (b)所示。 修改后，控制電路在時(shí)鐘脈沖作用期間(CP=1時(shí))，將輸入信號D轉(zhuǎn)換成一對互補(bǔ)信號送至基本R-S觸發(fā)器的兩個(gè)輸入端，使基本R-S觸發(fā)器的兩個(gè)輸入信號只可能是01或者10兩種組合，從而消除了狀態(tài)不確定現(xiàn)象，解決了對輸入的約束問題。 RS第78頁/共102頁工作原理如下： 無時(shí)鐘脈沖作用（即CP=0）：控制電路被封鎖，無論D為何值，與非門G

50、3、G4輸出均為1，觸發(fā)器狀態(tài)保持不變。 有時(shí)鐘脈沖作用（即CP=1 ）：若D=0，則門G4輸出為1，門G3輸出為0，觸發(fā)器狀態(tài)被置0；若D=1，則門G4輸出為0，門G3輸出為1，觸發(fā)器狀態(tài)被置1。 時(shí)鐘作用時(shí)，D觸發(fā)器狀態(tài)的變化僅取決于輸入信號D，而與現(xiàn)態(tài)無關(guān)。其次態(tài)方程為 Qn+1 = D DQn+10101功能表第79頁/共102頁 上述D觸發(fā)器在時(shí)鐘作用期間要求輸入信號D不能發(fā)生變化，即依然存在“空翻”現(xiàn)象! 電路工作波形如下： 為了進(jìn)一步解決空翻問題，實(shí)際中廣泛使用的集成D觸發(fā)器通常采用維持阻塞結(jié)構(gòu)，稱為維持阻塞D觸發(fā)器。SR動畫flashTU3-37演示第80頁/共102頁 典型維

51、持阻塞D觸發(fā)器的邏輯圖和邏輯符號分別如圖 (a)和圖(b) 所示。 該觸發(fā)器在時(shí)鐘脈沖沒有到來(CP=0)時(shí)，無論D端狀態(tài)怎樣變化，都保持原有狀態(tài)不變；當(dāng)時(shí)鐘脈沖到來(CP=1)時(shí)，觸發(fā)器在時(shí)鐘脈沖的上升邊沿將D端的數(shù)據(jù)可靠地置入。第81頁/共102頁 工作原理： 1.CP=0時(shí)，R=S=1，觸發(fā)器狀態(tài)不變； 2.CP由01時(shí)，門3和門4打開，此時(shí) ，R、S互補(bǔ)！從觸發(fā)器狀態(tài)與D相同； 3.在CP=1期間，觸發(fā)器狀態(tài)不受D端信號變化的影響。 DBSD,DAR 維持阻塞線的作用： 1. R=0，S=1時(shí)，R=0有3個(gè)作用： 繼續(xù)將觸發(fā)器狀態(tài)置“0” 。 通過置“0”維持線反饋到G5輸入，使G5的

52、輸出A=1,這樣就維持了R=0，即維持了觸發(fā)器的置0功能。 使G5的輸出A=1后， A點(diǎn)的1信號通過置“1”阻塞線，送至G6的輸入，使G6的輸出B=0, G4的輸出S=1,阻止了觸發(fā)器置1。 維持阻塞線的作用： 1. R=1，S=0時(shí)，S=0同樣有3個(gè)作用： 繼續(xù)將觸發(fā)器狀態(tài)置“1” 。 通過置“1”維持線反饋到G6輸入，使G6的輸出B=1, G4的輸出S=0，維持了觸發(fā)器的置1功能。 通過置0阻塞線， 將0信號送至G3輸入，保持R=1,阻止了觸發(fā)器置0。 第82頁/共102頁 該觸發(fā)器在上升沿過后的時(shí)鐘脈沖期間，D的值可以隨意改變，觸發(fā)器的狀態(tài)始終以時(shí)鐘脈沖上升沿時(shí)所采樣的值為準(zhǔn)。由于利用了

53、脈沖的邊沿作用和維持阻塞作用，從而有效地防止了“空翻”現(xiàn)象。 工作波形圖如下：RSAB 動畫演示第83頁/共102頁 若D=1，在時(shí)鐘脈沖的上升沿，把“1”送入觸發(fā)器，使 Q = 1, 。在觸發(fā)器進(jìn)入“1”狀態(tài)后，由于置1維持線和置0阻塞線（S=0）的作用，即使輸入端D由1變?yōu)?，觸發(fā)器的“1”狀態(tài)維持不變； 若D=0，時(shí)鐘脈沖的上升沿將使觸發(fā)器的狀態(tài)變?yōu)?Q = 0, 。由于置0維持線和置1阻塞線(R=0)的作用，即使輸入端D由0變?yōu)?，觸發(fā)器的狀態(tài)也維持0態(tài)不變。 保證了觸發(fā)器的狀態(tài)在時(shí)鐘脈沖作用期間只變化一次 。0Q1Q維持阻塞D觸發(fā)器的功能可歸納如下：第84頁/共102頁維持阻塞D觸發(fā)

54、器的典型器件-74LS74第85頁/共102頁 維持阻塞D觸發(fā)器的邏輯功能與前述D觸發(fā)器的邏輯功能完全相同。 實(shí)際中使用的維持阻塞D觸發(fā)器有時(shí)具有幾個(gè)D輸入端，此時(shí)，各輸入之間是相“與”的關(guān)系。例如，當(dāng)有三個(gè)輸入端D1、D2和D3時(shí)，其次態(tài)方程是Qn+1 = D1 D2 D3 由于維持阻塞D觸發(fā)器的不存在對輸入的約束問題，克服了空翻現(xiàn)象，抗干擾能力強(qiáng)。因此可用來實(shí)現(xiàn)寄存、計(jì)數(shù)、移位等功能。其主要不足是邏輯功能比較簡單。第86頁/共102頁三 . J-K 觸發(fā)器 在時(shí)鐘控制R-S觸發(fā)器中增加兩條反饋線，將觸發(fā)器的輸出 和 交叉反饋到兩個(gè)控制門的輸入端，并把原來的輸入端S改成J，R改成K，即可改進(jìn)

55、成J-K觸發(fā)器。 J-K觸發(fā)器的邏輯圖和邏輯符號如下圖所示。 QQ 利用觸發(fā)器兩個(gè)輸出端信號始終互補(bǔ)的特點(diǎn)，有效地解決了時(shí)鐘控制R-SR-S觸發(fā)器在時(shí)鐘脈沖作用期間兩個(gè)輸入同時(shí)為1 1將導(dǎo)致觸發(fā)器狀態(tài)不確定的問題。第87頁/共102頁 (2) 時(shí)鐘脈沖作用(C=1)時(shí)，與J、K相關(guān)。 J=0,K=0J=0,K=0：觸發(fā)器狀態(tài)不變。 J=0,K=1J=0,K=1：若原來處于0 0狀態(tài)，則保持0 0狀態(tài)不變；若原來處于1 1狀態(tài)，則狀態(tài)置成0 0。即JK =01JK =01時(shí)，次態(tài)一定為0 0態(tài)。 J=1,K=0J=1,K=0：若原來處于0 0狀態(tài)，觸發(fā)器狀態(tài)置成1 1；若原來處于1 1狀態(tài)，保持

56、1 1狀態(tài)不變。即JK =10JK =10時(shí)，次態(tài)一定為1 1狀態(tài)。 J=1,K=1J=1,K=1：若原來處于0 0狀態(tài)，則置成1 1狀態(tài)；若原來處于1 1狀態(tài)，則置成0 0狀態(tài)。即JK =11JK =11時(shí)，觸發(fā)器的次態(tài)與現(xiàn)態(tài)相反。 (1) 無時(shí)鐘脈沖 (C=0)時(shí)，觸發(fā)器保持原來狀態(tài)不變。J-K觸發(fā)器的工作原理如下：第88頁/共102頁歸納起來，J-K觸發(fā)器的功能表如下表所示。功能表J KQn+1功能說明0 00 11 01 1Q01Q不變置 0置 1翻轉(zhuǎn)次態(tài)方程為 QKQJQ1n 上述J-K觸發(fā)器結(jié)構(gòu)簡單，且具有較強(qiáng)的邏輯功能，但依然存在“空翻”現(xiàn)象。為了進(jìn)一步解決“空翻”問題，實(shí)際中廣泛采用主從J-K觸發(fā)器和邊沿觸發(fā)器。第89頁/共102頁 主從J-KJ-K觸發(fā)器由上、下兩個(gè)時(shí)鐘控制R-SR-S觸發(fā)器組成，分別為從