第七章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件ppt課件

1、！單元數(shù)龐大！輸入/輸出引腳數(shù)目有限EPROMROMROM可擦除的可編程可編程掩模RAMRAM動(dòng)態(tài)靜態(tài)A0An-1W0W(2n-1)寫(xiě)是一次性編程，不能改！編程時(shí)將不用的熔斷有出廠時(shí)，每個(gè)結(jié)點(diǎn)上都熔絲由易熔合金制成 PROM的結(jié)構(gòu)是與陣列固定、或陣列可編程的。對(duì)于有的結(jié)構(gòu)是與陣列固定、或陣列可編程的。對(duì)于有大量輸入信號(hào)的大量輸入信號(hào)的PROM，比較適合作為存儲(chǔ)器來(lái)存放數(shù)據(jù)，比較適合作為存儲(chǔ)器來(lái)存放數(shù)據(jù)，它在計(jì)算機(jī)系統(tǒng)和數(shù)據(jù)自動(dòng)控制等方面起著重要的作用。它在計(jì)算機(jī)系統(tǒng)和數(shù)據(jù)自動(dòng)控制等方面起著重要的作用。例例1 1： 下圖是一個(gè)下圖是一個(gè)8 8字線）字線）4 4數(shù)據(jù)的存儲(chǔ)器數(shù)據(jù)陣列圖。數(shù)據(jù)的存儲(chǔ)器

2、數(shù)據(jù)陣列圖。 對(duì)于較少的輸入信號(hào)組成的與陣列固定、或陣列可編程對(duì)于較少的輸入信號(hào)組成的與陣列固定、或陣列可編程的器件中，也可以很方便地實(shí)現(xiàn)任意組合邏輯函數(shù)。的器件中，也可以很方便地實(shí)現(xiàn)任意組合邏輯函數(shù)。 芯片出廠時(shí)，在存儲(chǔ)矩陣的所有存儲(chǔ)單元上都存芯片出廠時(shí)，在存儲(chǔ)矩陣的所有存儲(chǔ)單元上都存“1”，使用中根據(jù)需要用編程器一次性地將一些存儲(chǔ)單元中存儲(chǔ)的使用中根據(jù)需要用編程器一次性地將一些存儲(chǔ)單元中存儲(chǔ)的信息修改為信息修改為“0”。3線線-8線譯碼器線譯碼器84存儲(chǔ)單元矩陣存儲(chǔ)單元矩陣輸出緩沖器輸出緩沖器地址碼輸入端地址碼輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端字線字線 由地址譯碼器選中不同的字線，被選中字線上的四

3、位數(shù)由地址譯碼器選中不同的字線，被選中字線上的四位數(shù)據(jù)通過(guò)輸出緩沖器輸出。據(jù)通過(guò)輸出緩沖器輸出。 如當(dāng)?shù)刂反a如當(dāng)?shù)刂反aA2A1A0000時(shí)，通過(guò)地址譯碼器，使字線時(shí)，通過(guò)地址譯碼器，使字線P01，將字線，將字線P0上的存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)上的存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)0000輸出，即輸出，即D0D30000。 將左圖地址擴(kuò)展成將左圖地址擴(kuò)展成n條地條地址線，址線，n位地址碼可尋址位地址碼可尋址2n個(gè)個(gè)信息單元，產(chǎn)生字線為信息單元，產(chǎn)生字線為2n條，條，其輸出若是其輸出若是m位，則存儲(chǔ)器的位，則存儲(chǔ)器的總?cè)萘繛榭側(cè)萘繛?nm位。位。00010 0 0 0寫(xiě)入時(shí)，要使用編程器管疊柵注入MOSMOSInjuc

4、tiongateStackedSIMOS)(浮置柵控制柵:fcGG通處正常邏輯高電平下導(dǎo)上未充負(fù)電荷，則若導(dǎo)通處正常邏輯高電平下不上充以負(fù)電荷，則若工作原理：cfcfGGGG年）光燈下分鐘（陽(yáng)光下一周，熒紫外線照射空穴對(duì)，提供泄放通道生電子“擦除”：通過(guò)照射產(chǎn)形成注入電荷到達(dá)吸引高速電子穿過(guò)寬的正脈沖，上加同時(shí)在發(fā)生雪崩擊穿）間加高壓（“寫(xiě)入”：雪崩注入33020502525202,fcGSiOmsVGVSD)(管浮柵隧道氧化層采用點(diǎn)擦除慢，操作不便的缺為克服MOSFLOTOXUVEPROM“隧道效應(yīng)”電子會(huì)穿越隧道）當(dāng)場(chǎng)強(qiáng)達(dá)到一定大小（厚度之間有小的隧道區(qū)，與,/cmVmSiODGf7821

5、0102（隧道區(qū)）區(qū)有極小的重疊區(qū)與）更?。ㄅc襯底間SGnmOSGfif15102的正脈沖，加接），加正壓（，充電利用雪崩注入方式向工作原理：usVGVVSDGcssf101206*上電荷經(jīng)隧道區(qū)放電的正脈沖加放電，利用隧道效應(yīng)fsscfGnsVVGG100120,A0An-1W0W(2n-1)ABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAYROM4321產(chǎn)生：用),(),(),(),(15214414107676324321mYmYmYmY 在計(jì)算機(jī)及數(shù)據(jù)處理系統(tǒng)中需要存放大量數(shù)據(jù)、中間結(jié)在計(jì)算機(jī)及數(shù)據(jù)處理系統(tǒng)中需要存放大量數(shù)據(jù)、中間結(jié)果、表格等設(shè)備，可以用隨機(jī)存取

6、存儲(chǔ)器果、表格等設(shè)備，可以用隨機(jī)存取存儲(chǔ)器RAM。 RAM可分為單極型和雙極型：雙極型工作速率高，但是可分為單極型和雙極型：雙極型工作速率高，但是集成度不如單極型的高。目前，由于工藝水平的不斷提高，集成度不如單極型的高。目前，由于工藝水平的不斷提高，單極型單極型RAM的速率已經(jīng)可以和雙極型的速率已經(jīng)可以和雙極型RAM相比，而且單極相比，而且單極型型RAM具有功耗低的優(yōu)點(diǎn)。這里只以單極型具有功耗低的優(yōu)點(diǎn)。這里只以單極型RAM為例進(jìn)行為例進(jìn)行分析。分析。 單極型單極型RAM又可分為靜態(tài)又可分為靜態(tài)RAM與動(dòng)態(tài)與動(dòng)態(tài)RAM：靜態(tài)：靜態(tài)RAM是用是用MOS管觸發(fā)器來(lái)存儲(chǔ)代碼，所用管觸發(fā)器來(lái)存儲(chǔ)代碼，所

7、用MOS管較多、集成度低、管較多、集成度低、功耗也較大。動(dòng)態(tài)功耗也較大。動(dòng)態(tài)RAM是用柵極分布電容保存信息，它的存是用柵極分布電容保存信息，它的存儲(chǔ)單元所需要的儲(chǔ)單元所需要的MOS管較少，因此集成度高、功耗也小。靜管較少，因此集成度高、功耗也小。靜態(tài)態(tài)RAM使用方便，不需要刷新。使用方便，不需要刷新。作存儲(chǔ)單元觸發(fā)器，為基本RSTT41相通、與、導(dǎo)通，行中被選中，時(shí)，能在jjiBBQQTTX6511,單元與緩沖器相連列第行第導(dǎo)通，這時(shí)時(shí)，所在列被選中，jiTTYj871,，讀操作截止，與導(dǎo)通，則若時(shí)，當(dāng)OIQAAAWRSC32110,，寫(xiě)操作導(dǎo)通，與截止，則若QOIAAAWR3210,六管N溝

8、道增強(qiáng)型MOS管SCWRAAOIOI片選信號(hào)：寫(xiě)信號(hào)：讀地址線：數(shù)據(jù)線：/1207032K x 8RAM70OIOI.1413120,.AAAAWRWRAAAAOIOI寫(xiě)信號(hào)：讀地址線：數(shù)據(jù)線：/,1413120708K 8A12SCYYAAAA分別接四片的譯成即將兩位代碼區(qū)分四片用,3013141314KKKKKKKAAAAAAAA322424161688011,10,01,00012012012012四片的地址分配就是：1314AA4321SCSCSCSC8K 8A128K 8A128K 8A128K 8A12數(shù)字系統(tǒng)1 1與陣列固定，或陣列可編程：與陣列固定，或陣列可編程： 可編程只讀存

9、儲(chǔ)器可編程只讀存儲(chǔ)器PROMPROM或可擦除編程只讀存儲(chǔ)器或可擦除編程只讀存儲(chǔ)器EPROMEPROM PLD基本結(jié)構(gòu)大致相同，根據(jù)與或陣列是否可編程基本結(jié)構(gòu)大致相同，根據(jù)與或陣列是否可編程分為三類：分為三類：2 2與陣列，或陣列均可編程：與陣列，或陣列均可編程： 可編程邏輯陣列可編程邏輯陣列PLAPLA3 3與陣列可編程，或陣列固定：與陣列可編程，或陣列固定： 可編程陣列邏輯可編程陣列邏輯PALPAL、通用陣列邏輯、通用陣列邏輯GALGAL、高密、高密度可編程邏輯器件度可編程邏輯器件HDPLDHDPLD與門與門陣列陣列乘積項(xiàng)乘積項(xiàng)PLD主體主體輸入輸入電路電路輸入信號(hào)輸入信號(hào)互補(bǔ)互補(bǔ)輸入輸入輸

10、出函數(shù)輸出函數(shù)反饋輸入信號(hào)反饋輸入信號(hào) 可由或陣列直接輸出，可由或陣列直接輸出，構(gòu)成組合；構(gòu)成組合； 通過(guò)寄存器輸出，通過(guò)寄存器輸出，構(gòu)成時(shí)序方式輸出。構(gòu)成時(shí)序方式輸出?？芍苯涌芍苯虞敵鲚敵鲆部煞答伒捷斎胍部煞答伒捷斎隤LD組成結(jié)構(gòu)基本相似如下：組成結(jié)構(gòu)基本相似如下： 輸出既可以是低電平有輸出既可以是低電平有效，又可以是高電平有效。效，又可以是高電平有效?；蜷T或門陣列陣列和項(xiàng)和項(xiàng)輸出輸出電路電路4214314323211IIIIIIIIIIIIY414332212IIIIIIIIY21213IIIIY21214IIIIYGAL16V8數(shù)據(jù)選擇器 GAL輸出邏輯宏單元輸出邏輯宏單元OLMC的組成

11、的組成 輸出邏輯宏單元輸出邏輯宏單元OLMC 由或門、異或門、由或門、異或門、D觸發(fā)器、多路選觸發(fā)器、多路選擇器擇器MUX、時(shí)鐘控制、使能控制和編程元件等組成，如下圖：、時(shí)鐘控制、使能控制和編程元件等組成，如下圖：組合輸出組合輸出時(shí)序輸出時(shí)序輸出四、四、 GALGAL是繼是繼PALPAL之后具有較高性能的之后具有較高性能的PLDPLD，和，和PALPAL相比，具有以下相比，具有以下特點(diǎn)：特點(diǎn)：有較高的通用性和靈活性：它的每個(gè)邏輯宏單元可以根據(jù)有較高的通用性和靈活性：它的每個(gè)邏輯宏單元可以根據(jù) 需要任意組態(tài)，既可實(shí)現(xiàn)組合電路，又可實(shí)現(xiàn)時(shí)序電需要任意組態(tài)，既可實(shí)現(xiàn)組合電路，又可實(shí)現(xiàn)時(shí)序電路。路。(

12、2) 100可編程：可編程：GAL采用浮柵編程技術(shù)，使與陣列以及邏采用浮柵編程技術(shù)，使與陣列以及邏 輯宏單元可以反復(fù)編程，當(dāng)編程或邏輯設(shè)計(jì)有錯(cuò)時(shí)，可輯宏單元可以反復(fù)編程，當(dāng)編程或邏輯設(shè)計(jì)有錯(cuò)時(shí)，可 以擦除重新編程、反復(fù)修改，直到得到正確的結(jié)果，因以擦除重新編程、反復(fù)修改，直到得到正確的結(jié)果，因 而每個(gè)芯片可而每個(gè)芯片可100編程。編程。(3) 100%可測(cè)試：可測(cè)試：GAL的宏單元接成時(shí)序狀態(tài)，可以通過(guò)測(cè)的宏單元接成時(shí)序狀態(tài)，可以通過(guò)測(cè) 試軟件對(duì)它們的狀態(tài)進(jìn)行預(yù)置，從而可以隨意將電路置試軟件對(duì)它們的狀態(tài)進(jìn)行預(yù)置，從而可以隨意將電路置 于某一狀態(tài)，以縮短測(cè)試過(guò)程，保證電路在編程以后，于某一狀態(tài)，

13、以縮短測(cè)試過(guò)程，保證電路在編程以后， 對(duì)編程結(jié)果對(duì)編程結(jié)果100可測(cè)。可測(cè)。(4) 高性能的高性能的E2COMS工藝：工藝：GAL具有高速度、低功耗的具有高速度、低功耗的特點(diǎn)，并且編程數(shù)據(jù)可保存特點(diǎn)，并且編程數(shù)據(jù)可保存20年以上。年以上。 正是由于這些良好的特性，使正是由于這些良好的特性，使GAL器件成為數(shù)字系統(tǒng)設(shè)器件成為數(shù)字系統(tǒng)設(shè)計(jì)的初期理想器件。計(jì)的初期理想器件。 由由GALGAL發(fā)展而來(lái)的大規(guī)?？删幊贪l(fā)展而來(lái)的大規(guī)?？删幊踢壿嬈骷旧鲜沁壿嬈骷旧鲜荊ALGAL的擴(kuò)充），的擴(kuò)充），采用采用CMOSCMOS和可擦除和可擦除PROMPROM工藝具有非工藝具有非易失性），延遲固定。易失性）

14、，延遲固定。一、一、 CPLDCPLD的基本電路結(jié)構(gòu)的基本電路結(jié)構(gòu) 在系統(tǒng)編程芯片在系統(tǒng)編程芯片EPM7128S是是Altera公司生產(chǎn)的高密度、公司生產(chǎn)的高密度、高性能高性能CMOS可編程邏輯器件之一，下圖是可編程邏輯器件之一，下圖是PLCC封裝封裝84端子端子的引腳圖。的引腳圖。 它有它有4個(gè)直個(gè)直接輸入接輸入INPUT） TMS、TDI、TDO和和TCK是在是在系統(tǒng)編程引腳。系統(tǒng)編程引腳。 64個(gè)個(gè)I/O引腳引腳一、在系統(tǒng)編程芯片一、在系統(tǒng)編程芯片EPM7128SEPM7128S的基本結(jié)構(gòu)的基本結(jié)構(gòu)二、二、EPM7128SEPM7128S的特點(diǎn)的特點(diǎn)（一高集成密度（一高集成密度;（二速度

15、高、低功耗、抗噪聲容限較大（二速度高、低功耗、抗噪聲容限較大;（三在系統(tǒng)編程能力（三在系統(tǒng)編程能力;（四可測(cè)試性能力（四可測(cè)試性能力;（五線或功能（五線或功能;（六異步時(shí)鐘、異步清除功能（六異步時(shí)鐘、異步清除功能;（七單片多系統(tǒng)能力；（七單片多系統(tǒng)能力；（八很強(qiáng)的加密能力。（八很強(qiáng)的加密能力。 前面討論的可編程邏輯器件基本組成部分是與前面討論的可編程邏輯器件基本組成部分是與陣列、或陣列和輸出電路。再加上觸發(fā)器則可實(shí)現(xiàn)陣列、或陣列和輸出電路。再加上觸發(fā)器則可實(shí)現(xiàn)時(shí)序電路。時(shí)序電路。 本節(jié)介紹的本節(jié)介紹的FPGAField Programmable Gate Array不像不像PLD那樣受結(jié)構(gòu)的限

16、制，它可以靠門與那樣受結(jié)構(gòu)的限制，它可以靠門與門的連接來(lái)實(shí)現(xiàn)任何復(fù)雜的邏輯電路，更適合實(shí)現(xiàn)門的連接來(lái)實(shí)現(xiàn)任何復(fù)雜的邏輯電路，更適合實(shí)現(xiàn)多級(jí)邏輯功能。多級(jí)邏輯功能。 陸續(xù)推出的各種新型的現(xiàn)場(chǎng)可編程門陣列陸續(xù)推出的各種新型的現(xiàn)場(chǎng)可編程門陣列FPGA。功能更加豐富。具有很高的密度和速度等等。功能更加豐富。具有很高的密度和速度等等。一、現(xiàn)場(chǎng)可編程門陣列一、現(xiàn)場(chǎng)可編程門陣列FPGAFPGA結(jié)構(gòu)結(jié)構(gòu) FPGA的編程單元是基于靜態(tài)存儲(chǔ)器的編程單元是基于靜態(tài)存儲(chǔ)器SRAM構(gòu)造，從理構(gòu)造，從理論上講，具有無(wú)限次重復(fù)編程的能力。論上講，具有無(wú)限次重復(fù)編程的能力。 下面介紹下面介紹XILINX公司的公司的XC400

17、0E系列芯片，見(jiàn)下圖：系列芯片，見(jiàn)下圖：可配置邏輯可配置邏輯模塊模塊CLB輸入輸入/輸出輸出模塊模塊I/OB可編程連可編程連線線PI編程開(kāi)關(guān)編程開(kāi)關(guān)矩陣矩陣PSM二、現(xiàn)場(chǎng)可編程門陣列二、現(xiàn)場(chǎng)可編程門陣列FPGAFPGA的特點(diǎn)的特點(diǎn) （一（一SRAM結(jié)構(gòu)：可以無(wú)限次編程，但它屬于易失性元結(jié)構(gòu)：可以無(wú)限次編程，但它屬于易失性元件，掉電后芯片內(nèi)信息丟失。通電之后，要為件，掉電后芯片內(nèi)信息丟失。通電之后，要為FPGA重新配置重新配置邏輯，邏輯，F(xiàn)PGA配置方式有七種。請(qǐng)同學(xué)參考有關(guān)文獻(xiàn)。配置方式有七種。請(qǐng)同學(xué)參考有關(guān)文獻(xiàn)。 （二內(nèi)部連線結(jié)構(gòu)：（二內(nèi)部連線結(jié)構(gòu)：HDPLD的信號(hào)匯總于編程內(nèi)連矩陣，的信號(hào)

18、匯總于編程內(nèi)連矩陣，然后分配到各個(gè)宏單元。它的信號(hào)通路固定，系統(tǒng)速度可以預(yù)然后分配到各個(gè)宏單元。它的信號(hào)通路固定，系統(tǒng)速度可以預(yù)測(cè)。而測(cè)。而FPGA的內(nèi)連線是分布在的內(nèi)連線是分布在CLB周圍，而且編程的種類和周圍，而且編程的種類和編程點(diǎn)很多，布線相當(dāng)靈活，其在系統(tǒng)速度方面低于編程點(diǎn)很多，布線相當(dāng)靈活，其在系統(tǒng)速度方面低于HDPLD的速度。的速度。 （三芯片邏輯利用率：由于（三芯片邏輯利用率：由于FPGA的的CLB規(guī)模小，可分為規(guī)模小，可分為兩個(gè)獨(dú)立的電路，又有豐富的連線，所以系統(tǒng)綜合時(shí)可進(jìn)行兩個(gè)獨(dú)立的電路，又有豐富的連線，所以系統(tǒng)綜合時(shí)可進(jìn)行充分的優(yōu)化，以達(dá)到邏輯最高的利用。充分的優(yōu)化，以達(dá)到邏輯最高的利用。 （