EDA-VerilogHDL期末必考試題_第1頁
EDA-VerilogHDL期末必考試題_第2頁
EDA-VerilogHDL期末必考試題_第3頁
EDA-VerilogHDL期末必考試題_第4頁
EDA-VerilogHDL期末必考試題_第5頁
已閱讀5頁,還剩2頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、一、填空題(10分,每小題1分)1. 用EDA技術進行電子系統(tǒng)設計的目標是最終完成 ASIC 的設計與實現(xiàn)。2. 可編程器件分為 FPGA 和 CPLD 。3.隨著EDA技術的不斷完善與成熟, 自頂向下的設計方法更多的被應用于Verilog HDL設計當中。4.目前國際上較大的PLD器件制造公司有 Altera 和 Xilinx 公司。5.完整的條件語句將產(chǎn)生 組合 電路,不完整的條件語句將產(chǎn)生時序 電路。6.阻塞性賦值符號為 = ,非阻塞性賦值符號為 <= 。 二、選擇題 (10分,每小題2分)1. 大規(guī)??删幊唐骷饕?FPGA、CPLD兩類,下列對FPGA結(jié)構(gòu)與工作原理的描述中,

2、正確的是 C 。 AFPGA全稱為復雜可編程邏輯器件;BFPGA是基于乘積項結(jié)構(gòu)的可編程邏輯器件;C基于SRAM的FPGA器件,在每次上電后必須進行一次配置;D在Altera公司生產(chǎn)的器件中,MAX7000系列屬FPGA結(jié)構(gòu)。2. 基于EDA軟件的FPGA / CPLD設計流程為:原理圖/HDL文本輸入 綜合 _ _ 適配編程下載硬件測試。正確的是 B 。功能仿真時序仿真邏輯綜合配置分配管腳 ABCD3. 子系統(tǒng)設計優(yōu)化,主要考慮提高資源利用率減少功耗(即面積優(yōu)化),以及提高運行速度(即速度優(yōu)化);指出下列哪些方法是面積優(yōu)化 B 。 流水線設計資源共享邏輯優(yōu)化串行化寄存器配平關鍵路徑法AB C

3、D4. 下列標識符中,_A_是不合法的標識符。A9moon BState0 C Not_Ack_0D signall5. 下列語句中,不屬于并行語句的是:_D_A過程語句 Bassign語句 C元件例化語句Dcase語句三、EDA名詞解釋(10分)寫出下列縮寫的中文含義:ASIC: RTL: FPGA: SOPC: CPLD: LPM: EDA: IEEE: IP: ISP:                四、簡答題(10分)1. 簡要說明仿真時阻塞賦值與非阻塞賦值的區(qū)別(本題4分)。2. 簡述有限狀態(tài)機FSM分為

4、哪兩類?有何區(qū)別?有限狀態(tài)機的狀態(tài)編碼風格主要有哪三種?FSM的三段式描述風格中,三段分別描述什么?(本題6分)五、程序注解(20分,每空1分)module AAA ( a ,b ); output a ; input 6:0 b ; reg2:0 sum; integer i; reg a ; always (b) begin sum = 0; for(i = 0;i<=6;i = i+1) if(bi) sum = sum+1; if(sum2) a = 1; else a = 0; endendmodule 本程序的邏輯功能是: 。四、VerilogHDL語言編程題(1、2小題10

5、分,3小題20分) 要求:寫清分析設計步驟和注釋。1. 試用Verilog HDL描述一個帶進位輸入、輸出的8位全加器。端口:A、B為加數(shù),CI為進位輸入,S為和,CO為進位輸出2. 編寫一個帶異步清零、異步置位的D觸發(fā)器。端口:CLK為時鐘,D為輸入,CLK為清零輸入端,SET為置位輸入端;Q輸出端。3. 設計一個帶有異步復位控制端和時鐘使能控制端的10進制計數(shù)器。端口設定如下:輸入端口:CLK:時鐘,RST:復位端,EN:時鐘使能端,LOAD:置位控制端,DIN:置位數(shù)據(jù)端;輸出端口:COUT:進位輸出端,DOUT:計數(shù)輸出端。一、填空題(每空2分,共20分)1、 ASIC 2、 FPGA

6、 和 CPLD 。3、 自頂向下4、 Altera 和 Xilinx 5、 組合 時序 6、 = <= 二、選擇題 (10分,每小題2分)1、C 2、 B 3、B 4、 A 5、D 三、EDA名詞解釋(10分)ASIC 專用集成電路 RTL 寄存器傳輸級FPGA 現(xiàn)場可編程門陣列 SOPC 可編程片上系統(tǒng)CPLD 復雜可編程邏輯器件 LPM              參數(shù)可定制宏模塊庫EDA電子設計自動化 IEEE              電子電氣

7、工程師協(xié)會IP 知識產(chǎn)權核 ISP                在系統(tǒng)可編程四、簡答題(10分)1、簡要說明仿真時阻塞賦值與非阻塞賦值的區(qū)別(本題4分)。答:非阻塞(non-blocking)賦值方式 ( b<= a):b的值被賦成新值a的操作, 并不是立刻完成的,而是在塊結(jié)束時才完成;塊內(nèi)的多條賦值語句在塊結(jié)束時同時賦值;硬件有對應的電路。阻塞(blocking)賦值方式 ( b = a):b的值立刻被賦成新值a;完成該賦值語句后才能執(zhí)行下一句的操作;硬件沒有對應的電路,因而綜合結(jié)果未知。2、 簡述有限狀

8、態(tài)機FSM分為哪兩類?有何區(qū)別?有限狀態(tài)機的狀態(tài)編碼風格主要有哪三種?FSM的三段式描述風格中,三段分別描述什么?(本題6分)答:Mearly型,Moore型;前者與輸入與當前狀態(tài)有關,而后者只和當前狀態(tài)有關;Binary,Gray,One-Hot編碼;分別為狀態(tài)保存,狀態(tài)切換,輸出;五、程序注解(20分,每空1分)module AAA ( a ,b ); 定義模塊名為AAA,端口為a,b output a ; 定義a為輸出端口 input 6:0 b ; 定義b為輸出端口,b為7位二進制數(shù) reg2:0 sum; sum為reg型變量,用于統(tǒng)計贊成的人數(shù) integer i; 定義整型變量i

9、為循環(huán)控制變量 reg a ; 定義a為寄存器變量 always (b) 過程語句,敏感變量為b begin 語句塊 sum = 0; sum初值為0 for(i = 0;i<=6;i = i+1) for語句,統(tǒng)計b為1的個數(shù) if(bi) 條件語句 sum = sum+1; 只要有人投贊成票,則 sum加1 if(sum2) a = 1; 若超過4人贊成,則表決通過 else a = 0; 若不到4人,則不通過 endendmodule 本程序的邏輯功能是: 7人投票表決器 。六、VerilogHDL編程題(1、2小題10分,3小題20分) 要求:寫清分析設計步驟和注釋。1.試用Ve

10、rilog HDL描述一個帶進位輸入、輸出的8位全加器。端口:A、B為加數(shù),CIN為進位輸入,S為和,COUT為進位輸出module add4v(a,b,ci,s,co); input3:0 a; input3:0 b; input ci; output3:0 s; output co; wire3:0 carry; function fa_s(input a,input b,input ci); fa_s = a b ci; endfunction function fa_c(input a,input b,input ci); fa_c = a & b | a & ci |

11、 b & ci; endfunction assign s0 = fa_s(a0,b0,ci); assign carry0 = fa_c(a0,b0,ci); assign s1 = fa_s(a1,b1,carry0); assign carry1 = fa_c(a1,b1,carry0); assign s2 = fa_s(a2,b2,carry1); assign carry2 = fa_c(a2,b2,carry1); assign s3 = fa_s(a3,b3,carry2); assign co = fa_c(a3,b3,carry2);endmodule2.編寫一個帶異步清零、異步置位的D觸發(fā)器。3.設計一個帶有異步復位控制端和時鐘使能控制端的10進制計數(shù)器。mdule CNT10 (CLK,RST,EN,LOAD,COUT,DOUT,DATA);input CLK ;input EN ;input RST ;input LOAD ;input 3:0 DATA ;output 3:0 DOUT ;output COUT ;reg 3:0 Q1 ;reg COUT ;assign DOUT = Q1;always (posedge CLK or negedge RST) beginif (!RST) Q1

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論