計(jì)算機(jī)組成原理的試卷和答案

1、一、單項(xiàng)選擇題1. Pentium 屬于 _B_位結(jié)構(gòu)的微處理器。A64B32C16D82. 馮?諾依曼機(jī)的基本工作方式的特點(diǎn)是 _C_。A 多指令流多數(shù)據(jù)流B 堆棧操作C 按地址訪問(wèn)并順序執(zhí)行指令D 存貯器按內(nèi)容選擇地址3. 根據(jù)國(guó)標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用 _B_個(gè)字節(jié)存儲(chǔ)。A1B2C3D44. 計(jì)算機(jī)系統(tǒng)多級(jí)層次中，從下層到上層，各級(jí)相對(duì)順序正確的應(yīng)當(dāng)是_C_。A 匯編語(yǔ)言機(jī)器級(jí) 操作系統(tǒng)機(jī)器級(jí) 高級(jí)語(yǔ)言機(jī)器級(jí)B 傳統(tǒng)機(jī)器語(yǔ)言機(jī)器級(jí) 高級(jí)機(jī)器語(yǔ)言機(jī)器級(jí) 匯編語(yǔ)言機(jī)器級(jí)C 微程序機(jī)器級(jí) 傳統(tǒng)機(jī)器語(yǔ)言機(jī)器 匯編語(yǔ)言機(jī)器級(jí)D 匯編語(yǔ)言機(jī)器級(jí) 應(yīng)用語(yǔ)言機(jī)器級(jí) 高級(jí)語(yǔ)言機(jī)器級(jí)5. 采用 2 的

2、補(bǔ)碼形式表示時(shí)，定點(diǎn) 16 位字長(zhǎng)的字能表示的整數(shù)范圍是 _A_。A 215 （ 2151） B （ 2151）（ 2151）C （ 215 1） 215 D 215 2156. 浮點(diǎn)數(shù)據(jù)格式中的階碼常用 _D_A_。A 652.16 B 1618.13 C 652.13 D 1618.068. 某 SRAM 芯片的存儲(chǔ)容量為 64K×16 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 _D_。A 64，16 B 16，64 C 64，8 D 16，169. 主存儲(chǔ)器和 CPU 之間增加 Cache 的目的是 _A_。A 解決 CPU 和主存之間的速度匹配問(wèn)題B 擴(kuò)大主存貯器的容量C 擴(kuò)大 CP

3、U 中通用寄存器的數(shù)量D 既擴(kuò)大主存的容量，又?jǐn)U大 CPU 通用寄存器的數(shù)量10. 某單片機(jī)的系統(tǒng)程序，不允許用戶改變，則可以選用_B_作為存儲(chǔ)芯片。A SRAM B閃速存儲(chǔ)器C cacheD 輔助存儲(chǔ)器11. 指令周期是指 _C_。A CPU 從主存取出一條指令的時(shí)間B CPU 執(zhí)行一條指令的時(shí)間C CPU 從主存取出一條指令加上CPU 執(zhí)行這條指令的時(shí)間D 時(shí)鐘周期時(shí)間12. 程序控制類指令的功能是 _D_。A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B 進(jìn)行主存與 CPU 之間的數(shù)據(jù)傳送C 進(jìn)行 CPU 和 I/O 設(shè)備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序13. 假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)

4、誤，采用偶校驗(yàn)的字符碼是_DA_是不正確的。A 一旦有中斷請(qǐng)求出現(xiàn)， CPU 立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請(qǐng)求B CPU 響應(yīng)中斷時(shí)暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序C 中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)D 為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場(chǎng)保存操作15. 在下面描述的 RISC 指令系統(tǒng)中不正確的表述是 _C_。A 選取使用頻率高的一些簡(jiǎn)單指令，指令條數(shù)少B 指令長(zhǎng)度固定C 指令格式種類多D 只有取數(shù) /存數(shù)指令訪問(wèn)存儲(chǔ)器16. 運(yùn)算器雖有許多部件組成，但核心部分是_B_。A 數(shù)據(jù)總線B 算術(shù)邏輯運(yùn)算單元C 多路開(kāi)關(guān)D 累加寄存

5、器17. 在數(shù)據(jù)傳送過(guò)程中，數(shù)據(jù)由串行變并行或由并行變串行，其轉(zhuǎn)換是通過(guò)_A_。A 移位寄存器B 數(shù)據(jù)寄存器C 鎖存器D 指令寄存器18. 與“非 ”門中的某一個(gè)輸入值為 “ 0，”那么它的輸出值 _B_。A 為“0”B 為“1”C 取決于正邏輯還是負(fù)邏輯D 取決于其他輸入端的值19. 由與非門構(gòu)成的基本 RS 觸發(fā)器兩個(gè)輸入端 1R,0S=時(shí)，觸發(fā)器的狀態(tài)為 _A_。A 0Q,1Q=B 1Q,1Q=C 1Q,0Q=D 0Q,0Q=20. CPI 中文含義是 _C_。A CPU 執(zhí)行時(shí)間B 指令條數(shù)C 每條指令需要的時(shí)鐘周期數(shù)D 每秒百萬(wàn)條指令二、對(duì)錯(cuò)判斷題1. 存儲(chǔ)系統(tǒng)中，引入虛擬存儲(chǔ)器主要

6、是為了提高主存訪問(wèn)速度。（錯(cuò)）2. 微程序設(shè)計(jì)技術(shù)是利用軟件方法設(shè)計(jì)操作控制的一門技術(shù)，它具有規(guī)整性、可維護(hù)性、靈活性等一系列優(yōu)點(diǎn)。 （對(duì)）3. DMA 技術(shù)的出現(xiàn)使得外圍設(shè)備可通過(guò) DMA 控制器直接訪問(wèn)內(nèi)存。 （對(duì)）4. CPU 訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)容量與越大，訪問(wèn)存儲(chǔ)器所需的時(shí)間越長(zhǎng)。 （錯(cuò)）5. 大多數(shù)微型機(jī)的總線由地址總線，數(shù)據(jù)總線和控制總線組成，所以被稱為三總線結(jié)構(gòu)計(jì)算機(jī)。 （錯(cuò)）6. 堆棧是先進(jìn)后出原則存取數(shù)據(jù)的存儲(chǔ)器。（對(duì)）7. 同模擬相比，數(shù)字信號(hào)的特點(diǎn)是它的離散性。一個(gè)數(shù)字信號(hào)只有兩種取值，分別表示為“ 0和”“ 1。”在邏輯代數(shù)中，有三種基本邏輯運(yùn)

7、算：與、或、非。（對(duì)）8. 只“有當(dāng)一件事的幾個(gè)條件全部具備之后，這件事才發(fā)生 ”，這種關(guān)系稱為或邏輯。（錯(cuò)）9. 組合電路的特點(diǎn)是電路任意時(shí)刻輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻前的電路狀態(tài)無(wú)關(guān)。 （對(duì)）10. 為了檢測(cè)數(shù)據(jù)傳輸中出現(xiàn)的錯(cuò)誤，常用奇偶校驗(yàn)方法?？梢允褂闷嫘ｒ?yàn)，也可以使用偶校驗(yàn)。 （對(duì)）三、簡(jiǎn)答題1. 計(jì)算機(jī)如何區(qū)分指令還是數(shù)據(jù)？答：時(shí)間上講，取指令事件發(fā)生在 “取指周期 ”，取數(shù)據(jù)事件發(fā)生在 “執(zhí)行周期 ”。從空間上講，從內(nèi)存讀出的指令流流向控制器 （指令寄存器） 。從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器 （通用寄存器）。2. 何謂 “異或 ”門，寫出其邏輯表達(dá)式、畫(huà)出其電路符

8、號(hào)、列出其真值表。答： BABABAF =+=3. 什么是存儲(chǔ)保護(hù)？通常采用什么方法？答：當(dāng)多個(gè)用戶共享主存時(shí)，為使系統(tǒng)能正常工作，應(yīng)防止由于一個(gè)用戶程序出錯(cuò)而破壞其它用戶的程序和系統(tǒng)軟件， 還要防止一個(gè)用戶程序不合法的訪問(wèn)不是分給它的主存區(qū)域。為此，系統(tǒng)提供存儲(chǔ)保護(hù)。通常采用的方法是：存儲(chǔ)區(qū)域保護(hù)和訪問(wèn)方式保護(hù)。4. 什么是計(jì)算機(jī)體系結(jié)構(gòu)中的并行性？有哪些提高并行性的基本技術(shù)方法？答：并行性：在同一時(shí)刻或是同一時(shí)間間隔內(nèi)完成兩種或兩種以上性質(zhì)相同或不相同的工作。提高并行性的三種技術(shù)途徑：時(shí)間重疊、資源重復(fù)、資源共享。5. 以可屏蔽中斷為例，說(shuō)明一次完整的中斷過(guò)程主要包括哪些環(huán)節(jié)？答： (1)

9、 設(shè)備提出中斷請(qǐng)求(2) 當(dāng)一條指令執(zhí)行結(jié)束時(shí) CPU 響應(yīng)中斷(3) CPU 設(shè)置 “中斷屏蔽 ”標(biāo)志，禁止中斷(4) 保存程序斷點(diǎn)（ PC）(5) 識(shí)別中斷源(6) 用軟件方法保存 CPU 現(xiàn)場(chǎng)(7) 為設(shè)備服務(wù)（中斷服務(wù)、中斷處理）(8) 恢復(fù) CPU 現(xiàn)場(chǎng)(9) 中“斷屏蔽 ”標(biāo)志復(fù)位，開(kāi)放中斷(10) 返回主程序6. 請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系答：指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè) CPU 周期數(shù)來(lái)表示，CPU 周期也稱為機(jī)器周期， 而一個(gè) CPU 周期又包含若干個(gè)時(shí)鐘周期 （也稱為節(jié)拍脈沖或 T 周期）。7. 何謂 CRT 的顯示分辨率、灰

10、度級(jí)？答：分辨率是指顯示器所能表示的像素個(gè)數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和 CRT 電子束的聚焦能力。同時(shí)刷新存儲(chǔ)器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的存儲(chǔ)空間，用來(lái)存儲(chǔ)每個(gè)像素的信息。灰度級(jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越多，圖像層次越清楚逼真。四、應(yīng)用題1. 已知時(shí)鐘頻率 5MHz 的 8086 微處理器能夠用 4 個(gè)時(shí)鐘周期傳送 16 位數(shù)據(jù)，請(qǐng)計(jì)算其處理器總線帶寬。答：16÷（ 4×0.2 ×10-6）bps20×106 bps 2.5 MB/S2. 異步

11、通信方式傳送 ASCII 碼，數(shù)據(jù)位 8 位，奇校驗(yàn) 1 位，停止位 1 位。計(jì)算當(dāng)波特率（比特率）為 4800 時(shí)，每秒傳送的字符數(shù)是多少？每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少？答：每個(gè)字符格式包含 10 個(gè)位，因此字符傳送速率4800 波特 /10480 字符 /秒每個(gè)數(shù)據(jù)位時(shí)間長(zhǎng)度 T 1/48000.208ms3. 化簡(jiǎn)如下邏輯表達(dá)式： CBCBBCAABCA+答：A C4. 一個(gè)十六進(jìn)制表達(dá)的代碼 BE580000 是采用單精度格式保存的浮點(diǎn)數(shù)，求其真值（可以用二進(jìn)制表達(dá)）。答：轉(zhuǎn)換為二進(jìn)制數(shù)形式：BE5800001011 1110 0101 1000 0000 0000 0000 0000則： S1，表示負(fù)數(shù)E011111007CH 124，e124127 3M 101 1000 0000 0000 0000 0000二進(jìn)制表達(dá)的真值數(shù)據(jù)：（ 1. 1011）×23 0.0011011（ 2 3 2 4 2627） 0.2109375. CPU 執(zhí)行一段程序時(shí)， cache完成存取的次數(shù)為 3800