第2章8086、8088微處理器的體系結(jié)構(gòu)

1、信息工程學(xué)院信息工程學(xué)院圖圖2.1 8086/8088CPU內(nèi)部結(jié)構(gòu)示意圖內(nèi)部結(jié)構(gòu)示意圖從功能結(jié)構(gòu)看，從功能結(jié)構(gòu)看，8086/8088CPU分兩部分：分兩部分：負(fù)責(zé)指令的執(zhí)行負(fù)責(zé)指令的執(zhí)行：譯碼指令并利譯碼指令并利用內(nèi)部寄存器和用內(nèi)部寄存器和ALU來處理數(shù)據(jù)。來處理數(shù)據(jù)。 四個數(shù)據(jù)寄存器：四個數(shù)據(jù)寄存器：AX，BX，CX，DX 四個地址寄存器：四個地址寄存器：BP，SP，SI，DI 標(biāo)志寄存器標(biāo)志寄存器FR（PSW） 算術(shù)邏輯單元算術(shù)邏輯單元ALU 存放數(shù)據(jù)或地址存放數(shù)據(jù)或地址 存放不同尋址方式下的地址偏移量，也可作存放不同尋址方式下的地址偏移量，也可作16位位 通用寄存器通用寄存器 存放存放

2、ALU運算結(jié)果特征運算結(jié)果特征 內(nèi)部控制邏輯電路（內(nèi)部控制邏輯電路（EU） 從指令隊列取指令、譯碼、產(chǎn)生控制信號從指令隊列取指令、譯碼、產(chǎn)生控制信號 算術(shù)邏輯運算算術(shù)邏輯運算負(fù)責(zé)負(fù)責(zé)微處理器內(nèi)部與外部（存儲器和微處理器內(nèi)部與外部（存儲器和I/O接口）的信息傳輸：取指令、指接口）的信息傳輸：取指令、指令排隊、傳送數(shù)據(jù)（讀令排隊、傳送數(shù)據(jù)（讀/寫操作數(shù)）、寫操作數(shù)）、形成物理地址和總線控制形成物理地址和總線控制。 四個段寄存器：四個段寄存器：CS，DS，SS，ES 地址加法器地址加法器 指令隊列指令隊列 總線控制邏輯總線控制邏輯 存放段地址，與偏移地址配合，尋址存放段地址，與偏移地址配合，尋址1M

3、B空間空間 將將16位邏輯地址變換成位邏輯地址變換成20位物理地址位物理地址 預(yù)放指令代碼：預(yù)放指令代碼：6字節(jié)字節(jié)/8086；4字節(jié)字節(jié)/8088 發(fā)出總線控制信號，控制發(fā)出總線控制信號，控制CPU與外部數(shù)據(jù)的交換與外部數(shù)據(jù)的交換 指令指針寄存器指令指針寄存器IP 存放下一條要取出指令的地址存放下一條要取出指令的地址BIU 取指取指1 取指取指2 取指取指3 取指取指4 取數(shù)據(jù)取數(shù)據(jù) 取指取指5EU等待等待執(zhí)行執(zhí)行1執(zhí)行執(zhí)行2執(zhí)行執(zhí)行3執(zhí)行執(zhí)行4 指令隊列緩沖器存放預(yù)取指令，使指令隊列緩沖器存放預(yù)取指令，使CPU取指令取指令與執(zhí)行指令能并行工作，即在一條指令的執(zhí)行過程與執(zhí)行指令能并行工作，即

4、在一條指令的執(zhí)行過程中，可以取出下一條或多條指令，在指令隊列中排中，可以取出下一條或多條指令，在指令隊列中排隊，減少微處理器的等待時間，提高運行效率。這隊，減少微處理器的等待時間，提高運行效率。這種結(jié)構(gòu)稱為流水線結(jié)構(gòu)。種結(jié)構(gòu)稱為流水線結(jié)構(gòu)。圖圖2.2 BIU與與EU并行操作示意并行操作示意158 70AHBHCHDHALBLCLDLSPBPSIDIIPFRCSDSSSESAXBXCXDX代碼段寄存器代碼段寄存器數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器堆棧段寄存器堆棧段寄存器附加段寄存器附加段寄存器段寄存器段寄存器指令指針指令指針狀態(tài)標(biāo)志狀態(tài)標(biāo)志控制寄存器控制寄存器累加器累加器基數(shù)寄存器基數(shù)寄存器計數(shù)寄存器計數(shù)

5、寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器堆棧指針堆棧指針基數(shù)指針基數(shù)指針源變址源變址目的變址目的變址數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址寄存器地址寄存器通通用用寄寄存存器器 數(shù)據(jù)寄存器：數(shù)據(jù)寄存器：AX，BX，CX，DX。四個數(shù)據(jù)寄存器四個數(shù)據(jù)寄存器AX，BX，CX，DX可以作為可以作為16位位寄存器使用，寄存器使用，也可以分別作為也可以分別作為 兩個兩個8位寄存器使用。位寄存器使用。內(nèi)部設(shè)置較多通用數(shù)據(jù)寄存器的好處：內(nèi)部設(shè)置較多通用數(shù)據(jù)寄存器的好處： 提高數(shù)據(jù)的處理速度；提高數(shù)據(jù)的處理速度； 減小指令存放的內(nèi)存空間。減小指令存放的內(nèi)存空間。BHAHCHDHALBLCLDLAXBXCXDX 隱含用途：隱含用途：AX 累

6、加器；累加器； BX 基址基址/變址；變址； CX 計數(shù)器；計數(shù)器；DX 字乘字乘/除和除和 I/O的間址。的間址。 地址寄存器：地址寄存器：BP，SP，SI，DI。 BP、SP、SI 和和DI 專門用于存放特定段的偏移地址，專門用于存放特定段的偏移地址，除此以外，還可作為通用數(shù)據(jù)寄存器用。除此以外，還可作為通用數(shù)據(jù)寄存器用。 SP 堆棧指針寄存器：棧頂?shù)刂贰６褩Ｖ羔樇拇嫫鳎簵ｍ數(shù)刂贰?BP 基數(shù)指針寄存器：間接尋址中的基址，也可用作堆棧的基數(shù)指針寄存器：間接尋址中的基址，也可用作堆棧的一個附加指針，訪問堆棧中任意單元的數(shù)據(jù)。一個附加指針，訪問堆棧中任意單元的數(shù)據(jù)。 SI 源變址寄存器源變址寄

7、存器 ：間接尋址：間接尋址/變址；串操作中源地址。變址；串操作中源地址。 DI 目的變址寄存器：間接尋址目的變址寄存器：間接尋址/變址；串操作中目的地址。變址；串操作中目的地址。 標(biāo)志寄存器標(biāo)志寄存器FR（PSW）FR共有共有16位，其中位，其中7位未用，各位的定義如下：位未用，各位的定義如下：15014 13 12 11 10 987654321DF IF TF SF ZFAFPFCFOF兩類標(biāo)志兩類標(biāo)志狀態(tài)標(biāo)志：狀態(tài)標(biāo)志：CF/PF/AF/ZF/SF/OF控制標(biāo)志：控制標(biāo)志：DF/IF/TF狀態(tài)標(biāo)志反映狀態(tài)標(biāo)志反映EU執(zhí)行算術(shù)執(zhí)行算術(shù)/邏輯運算后結(jié)果的狀態(tài)；邏輯運算后結(jié)果的狀態(tài)；控制標(biāo)志控

8、制控制標(biāo)志控制CPU操作。操作。存放下一條要取出的指令的偏移地址。存放下一條要取出的指令的偏移地址。 16位位指令指針寄存器指令指針寄存器IP 中斷或調(diào)用子程序時，中斷或調(diào)用子程序時，IP內(nèi)容（斷點地址）內(nèi)容（斷點地址） 自動入棧保護(hù)；返回時，斷點地址彈出到自動入棧保護(hù)；返回時，斷點地址彈出到IP， 繼續(xù)主程序運行。繼續(xù)主程序運行。 跳轉(zhuǎn)指令時，新的跳轉(zhuǎn)目標(biāo)地址送入跳轉(zhuǎn)指令時，新的跳轉(zhuǎn)目標(biāo)地址送入IP，原，原 指令隊列內(nèi)容作廢。指令隊列內(nèi)容作廢。 CS：代碼段寄存器代碼段寄存器 DS：數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器SS ：堆棧段寄存器堆棧段寄存器 ES：附加段寄存器附加段寄存器 8086最大尋址空間

9、達(dá)最大尋址空間達(dá)1MB（20位地址）位地址） 8086內(nèi)部寄存器均為內(nèi)部寄存器均為16位，位，16位地址只可尋址位地址只可尋址64KB 8086采用分段技術(shù)解決采用分段技術(shù)解決16位地址寄存器尋址位地址寄存器尋址1MB存儲存儲 空間的問題：空間的問題： 一個邏輯地址由兩部分組成：段地址、段內(nèi)偏移量一個邏輯地址由兩部分組成：段地址、段內(nèi)偏移量 段地址存放在段寄存器中段地址存放在段寄存器中 實際地址（實際地址（20位物理地址）位物理地址）= 段地址段地址16 + 偏移量偏移量1200 H (CS) 2450H ( IP)+14450H20位物理地址位物理地址 = 段地址段地址(CS)16 + 偏移

10、量偏移量(IP)根據(jù)不同的應(yīng)用環(huán)境，根據(jù)不同的應(yīng)用環(huán)境，8086可以工作在兩種模式：可以工作在兩種模式：系統(tǒng)中只有系統(tǒng)中只有8086一個微處理器，所有的總線控制信一個微處理器，所有的總線控制信號均由號均由8086產(chǎn)生，系統(tǒng)的總線控制信號被減至最少。產(chǎn)生，系統(tǒng)的總線控制信號被減至最少。系統(tǒng)中除系統(tǒng)中除8086作為主微處理器以外，還有其它的微處作為主微處理器以外，還有其它的微處理器協(xié)助工作：理器協(xié)助工作：數(shù)值運算的協(xié)處理器數(shù)值運算的協(xié)處理器8087，輸入，輸入/輸輸出出 (I/O) 協(xié)處理器協(xié)處理器8089。最大模式用于中規(guī)模或大型的最大模式用于中規(guī)模或大型的8086系統(tǒng)中。系統(tǒng)中。8086工作在

11、何種模式，完全由硬件決定：工作在何種模式，完全由硬件決定：MN / MX。圖圖2.4 8086最小模式系統(tǒng)典型配置最小模式系統(tǒng)典型配置圖圖2.5 8086最大模式系統(tǒng)最大模式系統(tǒng)典型配置典型配置圖圖2.6 總線控制器總線控制器8288與與8086的連接的連接圖圖2.7 多處理器系統(tǒng)多處理器系統(tǒng) 地址地址/數(shù)據(jù)總線數(shù)據(jù)總線 地址地址/狀態(tài)總線狀態(tài)總線 控制總線控制總線 電源電源/地線地線 其它控制線其它控制線五類引腳線五類引腳線圖圖2.5 8086引引腳腳圖圖2.6 8088引腳引腳分時復(fù)用：在一個總線周期的第一個時鐘周期，分時復(fù)用：在一個總線周期的第一個時鐘周期，AD15 AD0 傳送地址信號

12、，在其它的時鐘周期，傳送地址信號，在其它的時鐘周期，作數(shù)據(jù)總線使用。作數(shù)據(jù)總線使用。地地 址址鎖存器鎖存器STBABDBAD15 AD0ALE在一個總線周期的在一個總線周期的T1，輸出地址信號的最高輸出地址信號的最高4位位A19 A16，在其他的時鐘周期，輸出狀態(tài)信號，在其他的時鐘周期，輸出狀態(tài)信號S6 S3。同樣，這同樣，這4個引腳信號也要用外電路將地址信號鎖存。個引腳信號也要用外電路將地址信號鎖存。 S4、S3 的組合指出當(dāng)前使用的段碼寄存器情況的組合指出當(dāng)前使用的段碼寄存器情況1S4S3意義意義100當(dāng)前正在使用當(dāng)前正在使用ES附加段附加段01當(dāng)前正在使用當(dāng)前正在使用SS堆棧段堆棧段10

13、當(dāng)前正在使用當(dāng)前正在使用CS或者未使用任何寄存器或者未使用任何寄存器當(dāng)前正在使用當(dāng)前正在使用DS數(shù)據(jù)段數(shù)據(jù)段 S6為低，表示為低，表示8086當(dāng)前與總線相連當(dāng)前與總線相連 S5 IF系統(tǒng)處于系統(tǒng)處于DMA，CPU讓出總線，讓出總線， A19 / S6 A16 / S3進(jìn)入浮空狀態(tài)。進(jìn)入浮空狀態(tài)。（3）控制總線）控制總線 BHE/S7 高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/ 狀態(tài)線狀態(tài)線(輸出輸出/三態(tài)三態(tài))在其他的總線周期，為在其他的總線周期，為S7狀態(tài)信號，狀態(tài)信號，8086 中中 S7未作定義。未作定義。 CLK系統(tǒng)時鐘輸入信號系統(tǒng)時鐘輸入信號最大時鐘頻率為最大時鐘頻率為8MHZ，占空比占空

14、比1/3。在總線周期的在總線周期的T1，為為BHE信號，表示高信號，表示高8位數(shù)據(jù)線位數(shù)據(jù)線D15 D8 上的數(shù)據(jù)有效。上的數(shù)據(jù)有效。 BHEA0數(shù)據(jù)傳送格式數(shù)據(jù)傳送格式00110101同時傳送高、低字節(jié)同時傳送高、低字節(jié) (AD0 AD15)奇數(shù)地址的高位字節(jié)奇數(shù)地址的高位字節(jié) (AD8 AD15)偶數(shù)地址的低位字節(jié)偶數(shù)地址的低位字節(jié) (AD0 AD7)無效無效BHE 和和 A0 結(jié)合控制結(jié)合控制CPU與存儲器之間數(shù)據(jù)傳送的格式與存儲器之間數(shù)據(jù)傳送的格式（因為存儲器是按字節(jié)組織的）。（因為存儲器是按字節(jié)組織的）。 MN / MX 最大最大/最小模式控制信號最小模式控制信號 RD 讀信號讀信號

15、(輸出輸出/三態(tài)，低電平有效三態(tài)，低電平有效)RD = 0，讀存儲器或，讀存儲器或I/O，DMA時浮空。時浮空。 INTR可屏蔽的中斷請求信號可屏蔽的中斷請求信號(輸入輸入/高電平有效高電平有效)外設(shè)向外設(shè)向CPU提出的中斷請求信號，若提出的中斷請求信號，若FR中中IF=1，CPU在當(dāng)前指令后即響應(yīng)。在當(dāng)前指令后即響應(yīng)。不受不受FR中中IF的影響，的影響，CPU在當(dāng)前指令后響應(yīng)。在當(dāng)前指令后響應(yīng)。 NMI非屏蔽中斷請求信號非屏蔽中斷請求信號(輸入輸入/上升沿上升沿 有效有效) READY 準(zhǔn)備就緒信號準(zhǔn)備就緒信號(輸入，高電平有效輸入，高電平有效)CPU訪問存儲器或外設(shè)時，訪問存儲器或外設(shè)時，

16、READY有效，表示存有效，表示存儲器或外設(shè)已準(zhǔn)備好傳送數(shù)據(jù)。儲器或外設(shè)已準(zhǔn)備好傳送數(shù)據(jù)。 TEST 測試信號測試信號 (輸入，低電平有效輸入，低電平有效)WAIT指令指令 TEST 有效？有效？執(zhí)行后續(xù)指令執(zhí)行后續(xù)指令YesNo與等待指令與等待指令WAIT配合使用。配合使用。 4T復(fù)位重新啟動后，第一條指令地址復(fù)位重新啟動后，第一條指令地址FFFF0H。 RESET系統(tǒng)復(fù)位信號系統(tǒng)復(fù)位信號(輸入，高電平有效輸入，高電平有效)RESET使使CPU復(fù)位結(jié)束現(xiàn)行操作，復(fù)位結(jié)束現(xiàn)行操作，初始化內(nèi)部寄存器。復(fù)位信號必初始化內(nèi)部寄存器。復(fù)位信號必須保持須保持4個時鐘周期高電平。個時鐘周期高電平。CPU中

17、的部分中的部分內(nèi)容內(nèi)容標(biāo)志位標(biāo)志位清除清除指令指針指令指針(IP)0000HCS寄存器寄存器FFFFHDS寄存器寄存器0000HSS寄存器寄存器0000HES寄存器寄存器0000H指令隊列指令隊列空空（4）電源和地線）電源和地線VCC電源電源(5V10%) GND地線地線(兩條兩條) M/IO 存儲器存儲器/輸入輸出控制信號輸入輸出控制信號(輸出輸出/三態(tài)三態(tài))RD與與M/IO組合對應(yīng)的操作組合對應(yīng)的操作M/IORD操作操作1000讀存儲器讀存儲器讀讀I/O端口端口（5）其它控制總線）其它控制總線24 31#引腳信號的定義依引腳信號的定義依8086的工作模式而的工作模式而定，以下是在最小模式配

18、置時這些引腳的定義。定，以下是在最小模式配置時這些引腳的定義。 WR 寫信號寫信號(輸出輸出/三態(tài)，低電平有效三態(tài)，低電平有效)WR與與M/IO組合對應(yīng)的操作組合對應(yīng)的操作M/IOWR操作操作1000寫存儲器寫存儲器寫寫I/O端口端口 INTA中斷響應(yīng)信號中斷響應(yīng)信號(輸出輸出/三態(tài)，低電平有效三態(tài)，低電平有效)CPU響應(yīng)響應(yīng)INTR后，用后，用INTA讀取外設(shè)提供的中斷讀取外設(shè)提供的中斷類型號，以取得中斷服務(wù)程序的入口地址。類型號，以取得中斷服務(wù)程序的入口地址。在每一總線周期的在每一總線周期的T1狀態(tài)，狀態(tài)，ALE都輸出都輸出有效電平，表示有效電平，表示當(dāng)前地址當(dāng)前地址/數(shù)據(jù)復(fù)用總線上輸出的

19、是地址信息，供地址數(shù)據(jù)復(fù)用總線上輸出的是地址信息，供地址鎖存器對地址進(jìn)行鎖存鎖存器對地址進(jìn)行鎖存。 ALE地址鎖存允許信號地址鎖存允許信號(輸出輸出/三態(tài)，高電平有效三態(tài)，高電平有效) DEN 數(shù)據(jù)允許信號數(shù)據(jù)允許信號(輸出輸出/三態(tài)，低電平有效三態(tài)，低電平有效)控制控制CPU外接的數(shù)據(jù)收發(fā)器。外接的數(shù)據(jù)收發(fā)器。DT/R = 1, 即即T = 1，A B (CPU 內(nèi)存或外設(shè)內(nèi)存或外設(shè))DT/R = 0, 即即T = 0，B A (內(nèi)存或外設(shè)內(nèi)存或外設(shè) CPU) 8286 2AOETAD0 AD15D0 D15DENDT/RB控制數(shù)據(jù)總線驅(qū)動器的數(shù)據(jù)傳送方向。控制數(shù)據(jù)總線驅(qū)動器的數(shù)據(jù)傳送方向。

20、DMA方式下，方式下，DT/R 浮空浮空 HOLD總線保持請求信號總線保持請求信號(輸入，高電平有效輸入，高電平有效) HLDA總線保持響應(yīng)信號總線保持響應(yīng)信號(輸出，高電平有效輸出，高電平有效)系統(tǒng)中其它總線主設(shè)備（如系統(tǒng)中其它總線主設(shè)備（如DMA）通過該總線向）通過該總線向CPU申請對總線的控制權(quán)。申請對總線的控制權(quán)。CPU響應(yīng)響應(yīng)HOLD 信號，讓出總線控制權(quán)。信號，讓出總線控制權(quán)。CPU為完成預(yù)定功能的操作是在時鐘節(jié)拍的同為完成預(yù)定功能的操作是在時鐘節(jié)拍的同步下，按時序一步一步執(zhí)行的，這就構(gòu)成了步下，按時序一步一步執(zhí)行的，這就構(gòu)成了CPU的操作時序。的操作時序。了解了解CPU的操作時序

21、，是設(shè)計微機系統(tǒng)的重要的操作時序，是設(shè)計微機系統(tǒng)的重要基礎(chǔ)，也有助于進(jìn)一步了解系統(tǒng)總線的功能?；A(chǔ)，也有助于進(jìn)一步了解系統(tǒng)總線的功能。 系統(tǒng)的復(fù)位和啟動系統(tǒng)的復(fù)位和啟動 總線讀總線讀/寫操作寫操作 中斷操作中斷操作 總線保持或總線請求總線保持或總線請求/允許允許/釋放操作釋放操作 暫停操作暫停操作圖圖2.7 8086復(fù)位操作時序復(fù)位操作時序7 T復(fù)位操作CPU開始執(zhí)行程序CPU經(jīng)總線接口部件經(jīng)總線接口部件BIU，讀，讀/寫存儲器或訪問寫存儲器或訪問I/O接口，稱為總線操作；執(zhí)行一次總線操作所花的時接口，稱為總線操作；執(zhí)行一次總線操作所花的時間，稱為一個總線周期。間，稱為一個總線周期。圖圖2.3

22、 典型的典型的BIU總線周期波形圖總線周期波形圖 最小模式下的總線讀操作最小模式下的總線讀操作 最小模式下的總線寫操作最小模式下的總線寫操作 最大模式下的總線讀操作最大模式下的總線讀操作 最大模式下的總線寫操作最大模式下的總線寫操作圖圖2.9 最小模式下總線寫操作時序最小模式下總線寫操作時序圖圖2.10 最大模式下總線讀操作時序最大模式下總線讀操作時序圖圖2.11 最大模式下總線寫操作時序最大模式下總線寫操作時序當(dāng)當(dāng)CPU執(zhí)行一條暫停命令執(zhí)行一條暫停命令HLT時，就停止一切操時，就停止一切操作，進(jìn)入暫停狀態(tài)。暫停狀態(tài)一直保持到發(fā)生中作，進(jìn)入暫停狀態(tài)。暫停狀態(tài)一直保持到發(fā)生中斷或?qū)ο到y(tǒng)進(jìn)行復(fù)位為

23、止。在暫停狀態(tài)下，斷或?qū)ο到y(tǒng)進(jìn)行復(fù)位為止。在暫停狀態(tài)下，CPU可接收可接收HOLD線上（最小模式）或線上（最小模式）或RQ/GT線上線上（最大模式）的保持請求。當(dāng)保持請求消失后，（最大模式）的保持請求。當(dāng)保持請求消失后，CPU仍回到暫停狀態(tài)。仍回到暫停狀態(tài)。圖圖2.12 中斷響應(yīng)周期時序中斷響應(yīng)周期時序圖圖2.13 最小模式下總線保持請求最小模式下總線保持請求/保持響應(yīng)時序保持響應(yīng)時序圖圖2.14 最大模式下總線請求最大模式下總線請求/允許允許/釋放時序釋放時序8086/8088CPU由由20條地址線，存儲器地址條地址線，存儲器地址的編址范圍：的編址范圍：00000H FFFFFH（1MB）（

24、2）存儲器結(jié)構(gòu)）存儲器結(jié)構(gòu)8086系統(tǒng)將系統(tǒng)將1MB存儲空間分成兩個存儲空間分成兩個512KB存儲體存儲體（庫），一個只包含（庫），一個只包含偶數(shù)地址偶數(shù)地址，與數(shù)據(jù)總線，與數(shù)據(jù)總線D7 D0相連，所以又稱相連，所以又稱低位庫低位庫；另一個只包含；另一個只包含奇數(shù)地址奇數(shù)地址，與數(shù)據(jù)總線與數(shù)據(jù)總線D15 D8相連，所以又稱相連，所以又稱高位庫高位庫。地址。地址A0和控制線和控制線BHE用于庫選擇，其余用于庫選擇，其余19位地址碼位地址碼（A19 A1）用于訪問任何一個庫（）用于訪問任何一個庫（219 = 512K）。）。圖圖2.7 存儲體地址存儲體地址 空間分配空間分配圖圖2.8 存儲體與總線

25、的連接存儲體與總線的連接（3）對存儲器中數(shù)據(jù)的操作）對存儲器中數(shù)據(jù)的操作 字節(jié)數(shù)據(jù)按序存放字節(jié)數(shù)據(jù)按序存放 字?jǐn)?shù)據(jù)：高位字節(jié)放高地址字?jǐn)?shù)據(jù)：高位字節(jié)放高地址 低位字節(jié)放低地址低位字節(jié)放低地址規(guī)則字：字?jǐn)?shù)據(jù)的低位字規(guī)則字：字?jǐn)?shù)據(jù)的低位字 節(jié)從偶地址開始節(jié)從偶地址開始非規(guī)則字：字?jǐn)?shù)據(jù)的低位非規(guī)則字：字?jǐn)?shù)據(jù)的低位 字節(jié)從奇地址字節(jié)從奇地址 開始開始圖圖2.9 CPU往存儲器寫一個字或一個字節(jié)過程示意圖往存儲器寫一個字或一個字節(jié)過程示意圖 對規(guī)則字的存取可在一個總線周期內(nèi)完成，對規(guī)則字的存取可在一個總線周期內(nèi)完成， 對非規(guī)則字的存取則需兩個總線周期才能對非規(guī)則字的存取則需兩個總線周期才能 完成。完成。

26、 8088因外部數(shù)據(jù)總線為因外部數(shù)據(jù)總線為8位，其位，其1MB存儲空存儲空 間不分高低位庫。每個總線周期均只能完間不分高低位庫。每個總線周期均只能完 成一個字節(jié)的存取操作。成一個字節(jié)的存取操作。（4）存儲器分段）存儲器分段 1MB存儲空間分成存儲空間分成 若干個邏輯段，每若干個邏輯段，每 一段一段 64K(216)。 邏輯段邏輯段1 64KB邏輯段邏輯段2 64KB邏輯段邏輯段3 64KB邏輯段邏輯段4, 5 64KB00000邏輯段邏輯段1起點起點邏輯段邏輯段2起點起點邏輯段邏輯段3起點起點邏輯段邏輯段4, 5起點起點FFFFF 每個每個段的起始地址段的起始地址 稱為段基址稱為段基址(首址首

27、址)， 由軟件設(shè)定。由軟件設(shè)定。 段與段之間可以連段與段之間可以連 續(xù)排列，部分重疊，續(xù)排列，部分重疊， 斷續(xù)排列。斷續(xù)排列。圖圖2.10 存儲器段結(jié)構(gòu)存儲器段結(jié)構(gòu) 64KB 64KB 64KB 64KB堆棧段堆棧段0000010550250A08FFB0EFF00FFFFF代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段附加段附加段EFF08FFB250A1055CSDSESSS 可以有多個堆棧同時存在，由各自的段名可以有多個堆棧同時存在，由各自的段名 區(qū)分，但只有一個堆棧段為當(dāng)前堆棧段。區(qū)分，但只有一個堆棧段為當(dāng)前堆棧段。 堆棧深度最大堆棧深度最大64KB。 堆棧操作均為字操作，堆棧操作均為字操作，SP始終指向?qū)崡ｍ?。始終指向?qū)崡ｍ敗?操作數(shù)地址：操作數(shù)地址：DS(ES) 16+偏移地址偏移地址 （其中的偏移地址取決于指令的尋址方式）（其中的偏移地址取決于指令的尋址方式） 堆棧操作地址：堆棧操作地址：SS 16+SP（6）存儲器（內(nèi)存）地址的一般情況）存儲器（內(nèi)存）地址的一般情況 指令地址：指令地址：CS 16+IP I/O端口地址端口地址 兩種兩種I/O端口編址方式端口編址方式 8086采用獨立編址方式采用獨立編址方式 專用的輸入專用的輸入/輸出指令：輸出指