第九部分 驗(yàn)證與測(cè)試

1、數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試驗(yàn)證和測(cè)試2/10/2022驗(yàn)證和測(cè)試9.1. 引言引言9.2. 測(cè)試過(guò)程測(cè)試過(guò)程9.3.可測(cè)性設(shè)計(jì)可測(cè)性設(shè)計(jì)9.3.1可測(cè)試性設(shè)計(jì)中的問(wèn)題可測(cè)試性設(shè)計(jì)中的問(wèn)題9.3.2專(zhuān)門(mén)測(cè)試專(zhuān)門(mén)測(cè)試9.3.3掃描測(cè)試掃描測(cè)試9.3.4邊界掃描設(shè)計(jì)邊界掃描設(shè)計(jì)9.3.5內(nèi)建自測(cè)試內(nèi)建自測(cè)試9.4. 測(cè)試圖形的生成測(cè)試圖形的生成9.4.1故障模型故障模型9.4.2. 故障模擬器故障模擬器數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.1引言電路中進(jìn)行某些小修改就容易證實(shí)設(shè)計(jì)有無(wú)缺陷。這一設(shè)計(jì)方法稱(chēng)為（design for testability，DFT） DFT是整個(gè)設(shè)計(jì)過(guò)程中一個(gè)非常重要的環(huán)節(jié)，在設(shè)計(jì)流程中

2、盡早考慮。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.1引言一個(gè)DFT策略包括兩部分兩部分： 提供必要的電路以使測(cè)試過(guò)程加快并且全面。提供測(cè)試過(guò)程需要采用的。為了降低成本，希望測(cè)試序列盡可能短，但仍能覆蓋大部分可能存在的缺陷。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.2測(cè)試過(guò)程根據(jù)所希望的測(cè)試目的測(cè)試可分成三類(lèi)： 診斷測(cè)試診斷測(cè)試用在芯片和板級(jí)調(diào)試期間，其目的是對(duì)于一個(gè)給定的失效部件識(shí)別和指出失效的部位。功能測(cè)試功能測(cè)試確定一個(gè)制造出的元件是否能工作。這一問(wèn)題比診斷測(cè)試簡(jiǎn)單，因?yàn)橹恍枰卮鹗腔蚍?。由于每一個(gè)制造出來(lái)的芯片都要經(jīng)過(guò)這一測(cè)試，因此它對(duì)成本有直接的影響，所以這一測(cè)試應(yīng)當(dāng)盡可能簡(jiǎn)單快速。參數(shù)測(cè)試參數(shù)測(cè)試在各種工作條件（

3、如溫度和電源電壓）下檢查許多非離散參數(shù)，如噪聲容限、傳播延時(shí)和最大時(shí)鐘頻率。這就需要有與只需處理0和1信號(hào)的功能測(cè)試不同的測(cè)試設(shè)備。又分為靜態(tài)和動(dòng)態(tài)測(cè)試。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.2測(cè)試過(guò)程典型的生產(chǎn)測(cè)試過(guò)程如下：首先把預(yù)先確定的裝入能夠向被測(cè)器件（device under test， ）提供激勵(lì)并采集相應(yīng)的測(cè)試設(shè)備。測(cè)試矢量由測(cè)試程序來(lái)定義，它描述了所應(yīng)用的波形、電平、時(shí)鐘頻率以及所期望得到的響應(yīng)。需要用一個(gè)探針卡或DUT板把測(cè)試儀的輸入和輸出連到芯片或封裝相應(yīng)的引線(xiàn)上。新部件被自動(dòng)送入測(cè)試儀，測(cè)試儀執(zhí)行測(cè)試程序，把一系列的輸入矢量加到被測(cè)器件上，并把所得到的響應(yīng)與所期望的響應(yīng)進(jìn)行比較。如果

4、發(fā)現(xiàn)有差別，就給該部件標(biāo)記上有缺陷，如打上一個(gè)紅點(diǎn)，然后探針自動(dòng)移到圓片的下一個(gè)芯片。在把圓片分割成單個(gè)芯片的劃片過(guò)程中，打點(diǎn)的部件將被自動(dòng)拋棄。在測(cè)試封裝好的部件時(shí)，把已測(cè)部件從測(cè)試板上取下并根據(jù)測(cè)試結(jié)果分別放入良好和有缺陷的箱中。每個(gè)部件的測(cè)試過(guò)程只需要幾秒的時(shí)間。減少一個(gè)芯片花費(fèi)在測(cè)試儀上的時(shí)間是降低測(cè)試成本最有效的方法。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.3 可測(cè)性設(shè)計(jì)9.3.1 可測(cè)性設(shè)計(jì)中的問(wèn)題在設(shè)計(jì)過(guò)程的早期考慮測(cè)試可能簡(jiǎn)化整個(gè)驗(yàn)證過(guò)程?？紤]下圖的組合電路。 數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試被測(cè)試的組合和時(shí)序電路框圖被測(cè)試的組合和時(shí)序電路框圖 為驗(yàn)證該電路的正確性，可以通過(guò)無(wú)遺漏的應(yīng)用所有可能的輸入

5、矢量并觀(guān)察相應(yīng)的響應(yīng)予以實(shí)現(xiàn)。對(duì)于N個(gè)輸入的電路，要求有2N個(gè)測(cè)試矢量。 對(duì)于N=16，就需要216測(cè)試矢量。如果一個(gè)測(cè)試矢量加入和觀(guān)察需要1us，測(cè)試這模塊的全部測(cè)試就需要約1s。當(dāng)考慮時(shí)序電路時(shí)這種情況就變得更嚴(yán)重，因?yàn)樵撾娐返妮敵霾粌H取決于所加的輸入，還要取決于狀態(tài)值。 為了無(wú)遺漏地測(cè)試這一有限狀態(tài)機(jī)(Finite State Machine，F(xiàn)SM)需要應(yīng)用2N+M個(gè)輸入矢量（M是狀態(tài)寄存器的數(shù)目）數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.3.1可測(cè)性設(shè)計(jì)中的問(wèn)題9.3.1可測(cè)性設(shè)計(jì)中的問(wèn)題 通過(guò)就有可能用有限的一組輸入向量來(lái)測(cè)試大多數(shù)組合邏輯電路，然而這并未解決時(shí)序電路的測(cè)試問(wèn)題。為了測(cè)試一個(gè)狀態(tài)機(jī)

6、中一定的故障僅僅應(yīng)用正確的輸入激勵(lì)是不夠的。因?yàn)槭紫缺仨毷惯@個(gè)被測(cè)部件處于所希望的狀態(tài)。這需要應(yīng)用一系列的輸入。同時(shí)把電路響應(yīng)傳送到其中的輸出上。 測(cè)試一個(gè)FSM中的單個(gè)缺陷需要一系列的測(cè)試向量。解決這一問(wèn)題的一種方法是在測(cè)試過(guò)程中把反饋回路斷開(kāi)，從而把時(shí)序電路變成組合電路。這是（scan-test）方法的關(guān)鍵概念之一。 另一種方法是讓電路。這一測(cè)試并不需要外部的向量并且可以以很高的速度進(jìn)行。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.3.1可測(cè)性設(shè)計(jì)中的問(wèn)題 靈活的測(cè)試方法基于以下前提： 無(wú)一遺漏地列舉所有可能的輸入矢量會(huì)含有相當(dāng)多的，即電路中的同一個(gè)缺陷為許多輸入圖形所覆蓋，檢測(cè)出這樣一個(gè)缺陷只需要這些矢量

7、中的一個(gè)，而其他矢量是多余的。 放寬必須檢測(cè)出所有缺陷這一要求可以大大減少矢量的數(shù)目。為此一般的測(cè)試過(guò)程只要求95-99%的。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試組合電路屬于易觀(guān)察和可控制的電路。時(shí)序電路的可測(cè)試設(shè)計(jì)方法換分成3類(lèi)：。數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.3.2專(zhuān)門(mén)測(cè)試（ad hoc test）方法集合了一些可用來(lái)提高一個(gè)設(shè)計(jì)的可觀(guān)察性和可控性的技術(shù)，它的應(yīng)用同應(yīng)用類(lèi)型相關(guān)。 數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試插入多路選擇器來(lái)提高可測(cè)性插入多路選擇器來(lái)提高可測(cè)性 9.3.3掃描測(cè)試1數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試避免時(shí)序測(cè)試問(wèn)題的一種方法是把所有的寄存器都變成可從外部轉(zhuǎn)入和可讀出的元件，這樣被測(cè)電路就成了一個(gè)組合電路。 為

8、了控制一個(gè)節(jié)點(diǎn)，需要建立一個(gè)合適的向量，把它裝入寄存器并傳播通過(guò)邏輯。激勵(lì)的結(jié)果傳播到寄存器并被鎖存，然后寄存器中的內(nèi)容被傳送到外部接口。 9.3.3掃描測(cè)試2數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試可采用上圖所示的串聯(lián)掃描方法串聯(lián)掃描方法來(lái)減小電路開(kāi)銷(xiāo)。在這一方法中，寄存器可以支持兩種工作模式: 正常模式:它們作為N位寬的鐘控寄存器。 測(cè)試模式:寄存器被鏈接在一起作為一個(gè)串聯(lián)的移位寄存器。 9.3.3掃描測(cè)試3數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試掃描鏈的串聯(lián)掃描鏈的串聯(lián)本質(zhì)減少了布線(xiàn)數(shù)量，而且通常的寄存器很容易修改為支持者一掃描技術(shù)。上圖顯示了一個(gè)修改后具有掃描鏈的4位寄存器。在輸入端增加一個(gè)額外的多路開(kāi)關(guān)在輸入端增加一個(gè)

9、額外的多路開(kāi)關(guān)。當(dāng)測(cè)試為低電平時(shí)電路處于正常工作模式。當(dāng)測(cè)試為高電平則選擇掃描輸入，并把寄存器鏈接到掃描鏈上。 寄存器的輸出Out連接到扇出邏輯上，但同時(shí)還要增加邏輯，因?yàn)閽呙栎敵鲆€(xiàn)連接到相鄰寄存器的掃描輸入。這一方法在增加的開(kāi)銷(xiāo)都很小，可以限制在5%以?xún)?nèi)。 9.3.3掃描測(cè)試4數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試 上圖為采用串聯(lián)掃描方式電路的時(shí)序圖，這里假設(shè)采用兩相位時(shí)鐘方法。對(duì)于N位寄存器的一個(gè)掃描鏈，Test信號(hào)首先在高電平產(chǎn)生N個(gè)時(shí)鐘脈沖以裝載寄存器。Test信號(hào)低電平時(shí)產(chǎn)生單個(gè)時(shí)鐘脈沖，把正常電路工作狀況下從組合邏輯得到的結(jié)果鎖存到寄存器中。最后，有另外N個(gè)的脈沖（當(dāng)Test=1時(shí)）把所得到的結(jié)

10、果傳送到輸出端。 【 注意】掃描輸出可以與下一個(gè)向量的輸入同時(shí)進(jìn)行。9.3.3掃描測(cè)試5數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試可以設(shè)計(jì)出許多不同的串聯(lián)掃描方法，如IBM公司設(shè)計(jì)的電平敏感掃描設(shè)計(jì)（level-sensitive scan design, LSSD）。LSSD方法的基本功能塊是移位寄存器（shift-register latch, SRL）如下圖所示。 它由兩個(gè)鎖存器L1和L2組成，后者只是用于測(cè)試目的。在電路正常工作時(shí)，信號(hào)D、Q和C分別用做鎖存器的輸入、輸出和時(shí)鐘。在這一模式中測(cè)試時(shí)鐘A和B為低電平。在掃描模式中，SI和SO分別作為掃描輸入和掃描輸出。這時(shí)候時(shí)鐘C為低電平，而時(shí)鐘A和B作為不

11、重疊的兩相位測(cè)試時(shí)鐘。 9.3.3掃描測(cè)試6數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試這一方法稱(chēng)為部分掃描，常用于當(dāng)性能是主要關(guān)注對(duì)象的時(shí)候。 設(shè)計(jì)中不是所有的寄存器都是需要可掃描的?？紤]下圖中的流水線(xiàn)數(shù)據(jù)通路。 在測(cè)試生成期間，可以把加法器和比較器一起看做是單個(gè)組合電路。惟一的區(qū)別是在進(jìn)行測(cè)試時(shí)需要兩個(gè)時(shí)鐘周期把激勵(lì)向量的響應(yīng)結(jié)果傳送到輸出寄存器中。9.3.4 邊界掃描設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試測(cè)試電路板的測(cè)試，只要把板放在一組測(cè)試探針下（test bed）然后輸入和觀(guān)察感興趣的信號(hào)就可以了。隨著高級(jí)封裝技術(shù)（如表面封裝或芯片模塊）的出現(xiàn)，情況發(fā)生了變化。可控性和可觀(guān)察性由于探針點(diǎn)數(shù)目大大減少而不容易得到。這一

12、問(wèn)題可以通過(guò)把掃描測(cè)試方法延伸到來(lái)解決。由此產(chǎn)生的方法稱(chēng)為邊界掃描邊界掃描（boundary scan），并且已經(jīng)被標(biāo)準(zhǔn)化以確保在不同廠(chǎng)商之間的兼容性。從本質(zhì)上來(lái)說(shuō)，它是把一個(gè)板上個(gè)部件的輸入-輸出引線(xiàn)連接成一條串聯(lián)的掃描鏈。 9.3.4邊界掃描設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試板級(jí)測(cè)試的邊界掃描方法板級(jí)測(cè)試的邊界掃描方法 9.3.4邊界掃描設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試邊界掃描鏈由邊界掃描單元串行組成。邊界掃描單元能夠完成對(duì)電路節(jié)點(diǎn)的控制和觀(guān)察功能。邊界掃描單元有幾種結(jié)構(gòu)，下圖分別為帶輸出鎖存的邊界掃描單元帶輸出鎖存的邊界掃描單元和不帶輸出鎖存的邊界掃描單元不帶輸出鎖存的邊界掃描單元。兩種掃描單元的區(qū)別

13、在于前一種有輸出鎖存UPDATE LATCH/FLOP，而后者沒(méi)有。 在輸出管腳等不能產(chǎn)生紋波的地方必須采用帶輸出鎖存的邊界掃描單元，而在一些能容忍紋波的輸入管腳可以采用不帶輸出鎖存的邊界掃描單元以節(jié)約資源。 9.3.4邊界掃描設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試另外一種更加簡(jiǎn)化的邊界掃描單元是只有觀(guān)察級(jí)的邊只有觀(guān)察級(jí)的邊界掃描單元界掃描單元，如下圖所示。這種掃描單元消耗資源最少，但無(wú)法控制節(jié)點(diǎn)狀態(tài)，因此只能用在部分輸入管腳上，不能用在輸出管腳的邊界掃描單元。 9.3.4邊界掃描設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試為了實(shí)現(xiàn)PCB測(cè)試，芯片的邊界掃描鏈要求必須在所有的管腳添加邊界掃描單元。對(duì)于輸入管腳、兩態(tài)輸出管腳

14、、三態(tài)輸出管腳和雙向管腳，邊界掃描單元添加方式有所不同 ，如下圖所示。 1. 輸入管腳的邊界掃描單元輸入管腳的邊界掃描單元 2. 兩態(tài)兩態(tài)輸輸出出管腳的邊界掃描單元管腳的邊界掃描單元 9.3.4邊界掃描設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試除了在管腳上添加邊界掃描單元外，為了實(shí)現(xiàn)芯片內(nèi)部的電路級(jí)可測(cè)試性，還必須在內(nèi)部的電路節(jié)點(diǎn)添加掃描單元。掃描單元一般添加在寄存器的位置，用帶掃描功能的寄存器替換設(shè)計(jì)中的所有寄存器，即可實(shí)現(xiàn)全掃描設(shè)計(jì)。 3. 三態(tài)三態(tài)輸輸出出管腳的邊界掃描單元管腳的邊界掃描單元 4. 雙向雙向管腳的邊界掃描單元管腳的邊界掃描單元 9.3.5 內(nèi)建自測(cè)試（BIST）數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試可測(cè)

15、性的另一個(gè)方法是讓電路自己生成測(cè)試圖形而不是要求應(yīng)用外部的圖形。 根據(jù)被測(cè)電路的特點(diǎn)，采用這一方法也許需要增加額外的電路來(lái)產(chǎn)生和分析測(cè)試圖形。但這部分電路的硬件中有些可能就是正常工作電路的一部分，因而已經(jīng)存在，所以自測(cè)電路的面積可以很小。9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試 內(nèi)建自測(cè)試（BIST）設(shè)計(jì)的一般形式如下圖所示。它包括向被測(cè)器件提供測(cè)試圖形的方法以及把器件的響應(yīng)與已知正確的序列進(jìn)行比較的方法。內(nèi)建自測(cè)試通用形式示意圖內(nèi)建自測(cè)試通用形式示意圖 9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試有許多方法可以產(chǎn)生激勵(lì)，用的最多的是和。 測(cè)試長(zhǎng)度為2N，其中N是電路輸入的數(shù)目。窮盡測(cè)試意味著

16、對(duì)于給定的所有可以得到的輸入信號(hào)空間，所有可測(cè)的故障都會(huì)被檢測(cè)到。一個(gè)N位的計(jì)數(shù)器就是窮盡圖形發(fā)生器的一個(gè)很好的例子。對(duì)于N值較大的電路，通過(guò)整個(gè)輸入空間的操作所需要的時(shí)間是無(wú)法接受的。 這意味著隨機(jī)選擇2N個(gè)可能輸入圖形中的一個(gè)子集。選擇這一子集的原則是應(yīng)當(dāng)能得到合理的故障覆蓋率?！纠總坞S機(jī)圖形發(fā)生器：這是一個(gè)線(xiàn)性反饋移位寄存器（linear-feedback shift register, LFSR），由多個(gè)一位的寄存器串聯(lián)構(gòu)成。有些輸出被異或（XOR）并反饋回移位寄存器的輸入。一個(gè)N位的LFSR順序通過(guò)2N-1個(gè)狀態(tài)，然后再重復(fù)這一序列，從而產(chǎn)生一個(gè)隨機(jī)序列。 把這個(gè)寄存器初始化為一定

17、的種子值就會(huì)產(chǎn)生不同的偽隨機(jī)序列。9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試線(xiàn)性反饋移位寄存器（線(xiàn)性反饋移位寄存器（3位）和它的產(chǎn)生序列位）和它的產(chǎn)生序列 9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試雖然可以把響應(yīng)分析器實(shí)現(xiàn)為將所生成的響應(yīng)與存放在片上存儲(chǔ)器中的預(yù)期響應(yīng)進(jìn)行比較，但這一方法因需要過(guò)多的面積而不切實(shí)際。一個(gè)更經(jīng)濟(jì)的技術(shù)是在對(duì)它們進(jìn)行比較之前把這些響應(yīng)進(jìn)行。存放正確電路的壓縮響應(yīng)只需要很少數(shù)量的存儲(chǔ)器，特別是在壓縮率較高時(shí)尤為如此，因此響應(yīng)分析器有一個(gè)動(dòng)態(tài)壓縮被測(cè)電路輸出的電路以及一個(gè)比較器構(gòu)成。被壓縮的輸出也常常稱(chēng)為，而整個(gè)方法稱(chēng)為。 【例】單比特流簽名分析單比特流簽名分析，可以看

18、到這一電路只是計(jì)數(shù)輸入流中0-1和1-0的翻轉(zhuǎn)數(shù)目。這一壓縮并不能保證接收到的序列是正確的，也就是說(shuō)許多不同的序列可以有相同數(shù)目的翻轉(zhuǎn)。但由于發(fā)生這一情況的機(jī)會(huì)很小，所以在一定范圍內(nèi)也許值得。 X CP9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試內(nèi)建邏輯塊監(jiān)測(cè)（內(nèi)建邏輯塊監(jiān)測(cè)（BILBO） 9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試自測(cè)在測(cè)試規(guī)則結(jié)構(gòu)（如存儲(chǔ)器）時(shí)極為有用，保證這樣一個(gè)存儲(chǔ)器（時(shí)序電路）無(wú)缺陷并不容易。這一任務(wù)的復(fù)雜性在于把一個(gè)數(shù)據(jù)值讀出或?qū)懭胍粋€(gè)單元時(shí)，由于存在交叉耦合和其他寄生效應(yīng)，這個(gè)值會(huì)受到存儲(chǔ)在鄰近單元中的值的影響，因此存儲(chǔ)器測(cè)試包括以交叉變化的地址序列把許多不同的圖形

19、讀出或?qū)懭氪鎯?chǔ)器中。典型的圖形可以是全0或全1，或是0和1相間的棋盤(pán)圖案。尋址方式可以是先寫(xiě)整個(gè)存儲(chǔ)器，然后整個(gè)讀出或者采用各種讀寫(xiě)交替的序列。這一測(cè)試方法可以在集成電路內(nèi)部建立，與一個(gè)存儲(chǔ)器的尺寸相比它只需增加很小的開(kāi)銷(xiāo)，如下圖所示。 存儲(chǔ)器自測(cè)試存儲(chǔ)器自測(cè)試 9.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試 片上系統(tǒng)時(shí)代的到來(lái)并未使測(cè)試工作變得更簡(jiǎn)單一些。一個(gè)單片集成電路中就可能包含有微處理器和信號(hào)處理器、多個(gè)嵌入式存儲(chǔ)器、ASIC模塊、FPGA以及片上總線(xiàn)和網(wǎng)絡(luò)。這些模塊中的每一個(gè)都有它自己最適宜的測(cè)試方法。因而要把它們組合成一種統(tǒng)一的策略就具挑戰(zhàn)性。內(nèi)建自測(cè)試應(yīng)當(dāng)是解決這一問(wèn)題的惟一方法。9

20、.3.5內(nèi)建自測(cè)試數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試下圖是一個(gè)基于BIST的結(jié)構(gòu)化的片上系統(tǒng)測(cè)試方法。 系統(tǒng)芯片測(cè)試方法系統(tǒng)芯片測(cè)試方法 9.4測(cè)試圖形的生成9.4.1故障模型制造缺陷可以是各種各樣的，但他們中最突出的是信號(hào)間的短路、與電源線(xiàn)的短路以及節(jié)點(diǎn)浮空。 為評(píng)估一種測(cè)試方法是否有效以及一個(gè)電路的好壞，必須把這些故障與電路模型聯(lián)系起來(lái)，或者換句話(huà)說(shuō)，要推導(dǎo)出一個(gè)。常用模型稱(chēng)為固定型（stuck-at）故障模型。 大多數(shù)測(cè)試工具只考慮短路至電源線(xiàn)，分別將短路至電源地和電源的故障稱(chēng)為固0（stuck-at-zero, sa0）和固1（stuck-at-one，sa1）故障?？梢宰C明sa0-sa1模型并不

21、能覆蓋集成電路中可能發(fā)生的所有故障，因此還應(yīng)當(dāng)考慮開(kāi)路固定故障（stuck-at-open）和短路固定故障（stuck-at-short）。然而加進(jìn)這些故障會(huì)使測(cè)試圖形的生成過(guò)程復(fù)雜化。而且這些故障中許多都可以用sa0-sa1模型來(lái)覆蓋。 數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試9.4.1故障模型數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試考慮下圖中的電阻負(fù)載MOS門(mén)。 所有與電源間的短路都通過(guò)在節(jié)點(diǎn)A,B,C，Z和X處引入sa0和sa1故障來(lái)模擬。圖中標(biāo)注了一些開(kāi)路固定故障（）和短路固定故障（，）?？梢钥吹竭@些故障已經(jīng)為各個(gè)節(jié)點(diǎn)上的sa0和sa1故障所覆蓋。 例如，故障由Asa1覆蓋，由Asa0或Bsa0覆蓋，而相當(dāng)于Zsa1。

22、9.4.1故障模型數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試考察下圖中的兩輸入與非門(mén)，出現(xiàn)一個(gè)開(kāi)路固定故障。 右圖是。對(duì)于組合（A=1，B=0），輸出節(jié)點(diǎn)為浮空的。因而保持它原先的值因而保持它原先的值，而正確的值應(yīng)當(dāng)是1。 這一故障可能被檢測(cè)出來(lái)也可能不被檢測(cè)出來(lái)，取決于如何設(shè)計(jì)測(cè)試激勵(lì)向量。 為了檢測(cè)出故障 ，必須先后應(yīng)用兩個(gè)向量： 第一個(gè)迫使輸出為0，即A=1且B=1； 第二個(gè)則為A=1，B=0。 【注意】短路固定故障在CMOS電路中會(huì)引起問(wèn)題，因?yàn)樵谀承┹斎胫禃r(shí)這一故障引起電源線(xiàn)和地線(xiàn)之間的直流dc電流，從而產(chǎn)生不確定的輸出電壓。 8.4.1故障模型數(shù)字系統(tǒng)設(shè)計(jì)驗(yàn)證和測(cè)試的任務(wù)是確定最小的一組激勵(lì)向量，它們能覆蓋由所采用的故障模型定義的故障足夠多的部分。 是從一組隨機(jī)的測(cè)試圖形集開(kāi)始，