CPLD實現(xiàn)快速低開關損耗的優(yōu)化SVPWM算法

1、CPLD實現(xiàn)快速低開關損耗的優(yōu)化SVPWM算法李明峰,林平,張仲超(浙江大學,杭州310027摘要:介紹了利用AL TERA公司的Maxplus軟件及ACEX芯片,基于一種用于三相電壓型逆變器的優(yōu)化SVPWM算法,來實現(xiàn)變頻調(diào)速系統(tǒng),該算法采納K ohonen神經(jīng)網(wǎng)絡的優(yōu)點。選擇適當?shù)恼{(diào)制方法和改進的算法不但可以顯著地縮短計算時間,且顯著減少開關損耗。用復雜可編程邏輯器件(CPLD來實現(xiàn)這種算法非常簡單合適。關鍵詞:變頻調(diào)速;脈寬調(diào)制/空間矢量;神經(jīng)網(wǎng)絡;復雜可編程邏輯器件中圖分類號:TP332.1;文獻標識碼:A文章編號:1000-100X(200206-0061-03Complex Pro

2、grammale Logic Device Applied to Optimized SVPWM AlgorithmL I Ming2feng,L IN Ping,ZHAN G Zhong2chao(Zhejiang U niversity,Hangz hou310027,ChinaAbstract:This paper introduces the new CPLD devices,e.g.AL TERAs ACEX chip and EDA tool Maxplus. Using them a new algorithm of space vector PWM for three2phas

3、e voltage inverter is complemented,which takes the ad2 vantages of K ohonen neural network.Waveform shows the switchin g losses can be extremely reduced,and calculating time is obviously shortened by choosing proper modulation method and algorithm.This algorithm is easily realized by using CPLD.K ey

4、w ords:VVVF;PWM;s pace vector;neural network;CPLD1引言磁鏈軌跡跟蹤法不同于傳統(tǒng)的SPWM法,它從交流電機角度出發(fā),控制開關,形成PWM波,使電機中產(chǎn)生的實際磁鏈矢量逼近跟蹤定子磁鏈的給定軌跡理想磁鏈圓。此方法在電壓利用率,電流諧波和過調(diào)制等方面具有優(yōu)勢1。而對零矢量的合理控制可以明顯地降低逆變器的開關損耗2。基于神經(jīng)網(wǎng)絡實現(xiàn)該算法又可以提高計算精度,減少函數(shù)表占用額外內(nèi)存、提高速度、減小輸出PWM 波形諧波頻譜變差3。用CPLD設計乃至仿真、驗證、利用ISP(在系統(tǒng)編程對硬件調(diào)試都非常方便,開發(fā)周期很短,且I/O口很多,可以隨意設定,故用CPL

5、D設計專用芯片具有很好的發(fā)展前景。用AL TERA公司新產(chǎn)品ACEX芯片實現(xiàn)了基于神經(jīng)網(wǎng)絡SV PWM優(yōu)化算法。2AL TERA公司ACEX器件簡介CPLD是可由用戶進行編程實現(xiàn)所需邏輯功能的數(shù)字集成電路。本文利用了AL TERA公司的ACEX2系列產(chǎn)品中的EP1K30TC144-3芯片,它具有3萬門邏輯門,102個I/O口,2.5V電壓也大收稿日期:2002-01-16定稿日期:2002-02-27作者簡介:李明峰(1977-,男,四川自貢人,碩士生,研究方向為電力電子技術及芯片集成。大降低了芯片的功耗。MAX+PL US可編程邏輯開發(fā)軟件提供了一種與結構無關的設計環(huán)境,它使應用AL TER

6、A通用CPLD的設計者能方便地進行設計輸入、快速處理和器件編程,MAX+PL US 提供了全面的邏輯設計能力。設計者可將文本、圖形和波形等設計輸入方法任意組合建立起有層次的單器件或多器件設計。MAX+PL US編譯器(Compiler完成最小化和邏緝綜合,把設計裝配成一個或多個器件并產(chǎn)生編程數(shù)據(jù)。還可進行設計校驗,包括功能仿真、定時仿真、影響速度的關鍵路徑的延時預測以及多系列器件交叉的多器件仿真。Compiler的Fitter(適配模塊應用試探法把經(jīng)過綜合的設計最恰當?shù)赜靡粋€或多個器件實現(xiàn)。這種自動適配功能使設計者得以從冗長的布局與布線工作中解脫出來。綜上所述,以Maxplus為EDA軟件工具

7、,使用ACEX器件,有以下優(yōu)點:開發(fā)周期短、高集成度、價格合適、實現(xiàn)強大的邏輯功能。3借鑒K onhonen神經(jīng)網(wǎng)絡特點的快速SVPWM地實現(xiàn)3典型的電壓型逆變器如圖1所示,由6個開關器件組成。橋臂的開關組態(tài)形成6種非零基本空間矢量V_K=E e j(K-160°(K=1,6(1和兩個零電壓空間矢量(V_0,V_7,如圖2所示。16SV PWM 調(diào)制的基本原理就是控制這些基本空間矢量的組合,使瞬態(tài)輸出空間電壓矢量V _ref 按一定的圓形軌跡旋轉(zhuǎn):V _ref =V _d +jV _q =V a +V b e j120°+V c e j240°(2各個電壓矢量的作

8、用時間為2: t K t K +1=2V _ref 3Esin (60°-sin (T(3 t 0=T -t K -t K +1(4式中T載波周期 圖1逆變器主電路這種常用的實時算法需判斷V _ ref 所在區(qū)域,從而求出主、輔空間矢量V _K 和V _ K +1,并利用查表方 式得出三角函數(shù)sin (和sin (60°-?？梢园l(fā)現(xiàn),函數(shù)表除了占用額外的內(nèi)存空間外,還存在計算精度的問題,導致輸出PWM 波形諧波頻譜變差3。 圖2基本空間電壓矢量及六個扇區(qū)優(yōu)化的SVPWM 模式 K ohonen 網(wǎng)絡由一個全互連神經(jīng)元陣列組成。當外部輸入模式出現(xiàn)時,網(wǎng)絡每個神經(jīng)元都同時工作,

9、網(wǎng)絡采用“贏者通吃”的競爭學習機制,完成對復 雜模式的分類過程,并在回復(Recalling 模式時,按一定權來分配模式間的關系。對于SV PWM ,首先判定V _ref 處于確定的6個分類模式區(qū)域中的哪一個,就可知V _K 和V _K +1。這樣實質(zhì)上分類模式數(shù)為6是確定的,可省去“訓練學習”過程。如圖3顯示,在一個神經(jīng)網(wǎng)絡的輸入層加上輸入矢量U _則6個競爭層的節(jié)點已確定。競爭的勝者即為SV PWM 中最靠近V _ref 的主矢量V _K 。這樣只需求出最大與次大的,即可得出主、輔矢量V _K 和V _K +1。這是借鑒K ohonen 神經(jīng)網(wǎng)絡帶給我們的有益提示。圖3神經(jīng)網(wǎng)絡競爭層由式(

10、1和式(2兩式:n 1n 2n 3n 4n 5n 6=1-12-121212-1-121-12-11212-12-12112-112V a ref V b ref V cref競爭層節(jié)點n i 是參考電壓矢量V a ref 、V b ref 、V c ref 的簡單的線性組合,權矩陣的后3行系數(shù)符號恰好與上3行系數(shù)的符號相反,可進一步減少計算量。設n i 和n i +1為競爭層的勝者。則有:n i n i +1=Vref cos (cos (60°-=V ref23121112sin (sin (60°-即:2T 3E 2-1-12n i n i +1=23V ref E

11、sin (60°-sin (T比較式(3即可得:t i t i +1=2T 3E 2-1-12n i n i +14系統(tǒng)時序邏輯功能驗證如圖2所示,在進行時序邏輯功能驗證時,通過26適當選擇兩種零矢量,在每個區(qū)間,保證有一個橋臂的開關狀態(tài)始終不變。這樣,在一個周期內(nèi),每一個橋臂有1/3的時間狀態(tài)不變,這就有效地減小了開關損耗2,4。圖4為利用MAXPL US 的波形仿真功能得到的輸出圖。AL TERA 公司的這種軟件十分方便地提供逼真的驗證方式。這種仿真不但提供了邏輯輸出的驗證,而且提供了時序的驗證,包括芯片內(nèi)部的各點之間延時,以及競爭冒險現(xiàn)象的呈現(xiàn) 。圖4仿真結果圖中,輸入調(diào)制頻率

12、為50Hz ,W G A 、IW G A 等三相6路波形,令A 相上橋信號為W G A ,下橋信號為IW G A ,以此類推。5硬件電路的實現(xiàn)及實驗結果MAXPL US 生成的SOF 文件通過編程電纜下載到所使用的芯片ACEX EP1K30TC144-3中去(圖7,驗證了仿真結果。由圖5、圖6可見,三相開關在一個調(diào)制周期里分別有1/3的時間處于保持不變的狀態(tài)。其中有1/6是開通,1/6是關斷。與常用的SVM 調(diào)制法相比可明顯減少開關損耗1/3,對于驅(qū)動電感性負載電機的逆變器,可簡單改變零矢量分配,在每一相流經(jīng)最大電流時橋臂開關編動作,進一步減小開關損耗近50%4。以上波形和軟件仿真得到的結果是

13、一致的。如果要修改軟件采用改進的算法,無須牽涉到硬件電路,只須在軟件中重新編寫利用ISP 再次下載到芯片即可,可見這十分適合產(chǎn)品的開發(fā)和算法的驗證 。圖5相鄰兩相相驅(qū)動PWM 波形圖6 開關過不動作區(qū)域時的相驅(qū)動波形圖7系統(tǒng)硬件電路6結論AL TERA 公司CPLD 產(chǎn)品的軟件工具MAX +PL US ,可以被用來靈活、高效地完成各種數(shù)字電路的設計,并且通過ISP 方式下載到FP G A ,開發(fā)周期大大縮短。由于大批量的生產(chǎn)和采用先進的工藝技術,CPLD 的價格不斷降低,其高速運算能力以及越來越大的容量標志著嵌入式控制芯片發(fā)展進入新的階段。參考文獻:1Vlatkovic V ,et al.Di

14、gital 2signal 2processor 2based Control of Three 2phase S pace Vector Modulated Converters J .IEEE Trans.on Ind.Electron.,41(3:326332.2K ollar J W ,et al.Influence of the Modulation Method on the Conduction and Switching Losses of a PWM Conver 2ter System J .IEEE Trans.on Ind.A ppl.1991,27(6:10631075.3Vukosavic S and Stojic M.Reduction of Paras