以太網EMC接口電路設計及PCB設計

1、以太網EMC接口電路設計及 PCB設計我們現(xiàn)今使用的網絡接口均為以太網接口，目前大部分處理器都支持以太網口。目 前以太網按照速率主要包括10M、10/100M、1000M三種接口，10M應用已經很少， 基本為10/100M 所代替。目前我司產品的以太網接口類型主要采用雙絞線的RJ45接口，且基本應用于工控領域，因工控領域的特殊性，所以我們對以太網的器件選型以及PCB設計相當考究。從硬件的角度看，以太網接口電路主要由MAC (Media AccessControlleroler )控制和物理層接口( Physical Layer , PHY)兩大部分構成。大部分處 理器內部包含了以太網MAC控制

2、，但并不提供物理層接口，故需外接一片物理芯片以 提供以太網的接入通道。面對如此復雜的接口電路，相信各位硬件工程師們都想知道該 硬件電路如何在PCB上實現(xiàn)。下圖1以太網的典型應用。我們的 PCB設計基本是按照這個框圖來布局布線，下面我們就以這個框圖詳解以太網有關的布局布線要點。MPU/CPU僻集成在網口連接器HiPHY層芯片IC/lDOli, 1C00H klliLtntil圖1以太網典型應用1 .圖2網口變壓器沒有集成在網口連接器里的參考電路PCB布局、布線圖，下面就以圖2介紹以太網電路的布局、布線需注意的要點。管jiw第看城北口而門圖2變壓器沒有集成在網口連接器的電路 PCB布局、布線參考a

3、）RJ45和變壓器之間的距離盡可能的短，晶振遠離接口、 PCB邊緣和其他的高頻 設備、走線或磁性元件周圍，PHY層芯片和變壓器之間的距離盡可能短， 但有時為了顧 全整體布局，這一點可能比較難滿足，但他們之間的距離最大約 1012cm ,器件布局 的原則是通常按照信號流向放置，切不可繞來繞去；b）PHY層芯片的電源濾波按照要芯片要求設計，通常每個電源端都需放置一個退耦 電容，他們可以為信號提供一個低阻抗通路，減小電源和地平面間的諧振，為了讓電容 起到去耦和旁路的作用，故要保證退耦和旁路電容由電容、走線、過孔、焊盤組成的環(huán) 路面積盡量小，保證引線電感盡量?。籧）網口變壓器PHY層芯片側中心抽頭對地

4、的濾波電容要盡量靠近變壓器管腳，保 證引線最短，分布電感最??；d）網口變壓器接口側的共模電阻和高壓電容靠近中心抽頭放置，走線短而粗（學15mil ）；e）變壓器的兩邊需要割地：即 RJ45連接座和變壓器的次級線圈用單獨的隔離地， 隔離區(qū)域100mil以上，且在這個隔離區(qū)域下沒有電源和地層存在。這樣做分割處理， 就是為了達到初、次級的隔離，控制源端的干擾通過參考平面耦合到次級；f）指示燈的電源線和驅動信號線相鄰走線，盡量減小環(huán)路面積。指示燈和差分線要 進行必要的隔離，兩者要保證足夠的距離，如有空間可用 GND隔開；g）用于連接GND和PGND的電阻及電容需放置地分割區(qū)域。2 .以太網的信號線是以

5、差分對（Rx 土、Tx 土）的形式存在，差分線具有很強共模抑 制能力，抗干擾能力強，但是如果布線不當，將會帶來嚴重的信號完整性問題。下面我 們來一一介紹差分線的處理要點：a）優(yōu)先繪制Rx土、Tx 土差分對，盡量保持差分對平行、等長、短距，避免過孔、交 叉。由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，時序會發(fā) 生偏移，還會引入共模干擾，降低信號質量。所以，相應的要對差分對不匹配的情況作 出補償，使其線長匹配，長度差通?？刂圃?5mil以內，補償原則是哪里出現(xiàn)長度差補 償哪里；b）當速度要求高時需對 Rx土、Tx土差分對進行阻抗控制，通常阻抗控制在 100 Q± 10

6、% ;c）差分信號終端電阻（49.9 Q,有的PHY層芯片可能沒有）必須靠近 PHY層芯片 的Rx土、Tx土管腳放置，這樣能更好的消除通信電纜中的信號反射，此電阻有些接電源， 有些通過電容接地，這是由PHY芯片決定的；d）差分線對上的濾波電容必須對稱放置，否則差模可能轉成共模，帶來共模噪聲， 且其走線時不能有stub ,這樣才能對高頻噪聲有良好的抑制能力。3.變壓器集成在連接器的以太網電路的 PCB布局、布線較不集成的相對簡單很多, 下圖3是采用一體化連接器的網口電路的 PCB布局、布線參考圖：圖3 一體化連接器的網口 PCB布局、布線參考圖從上圖可以看出，圖3和圖1的不同之處在于少了網口變壓

7、器，其它大體相同。 不同之處主要體現(xiàn)在網口變壓器已集成至連接器里，所以地平面無需進行分割處理，但 我們依然需要將一體化連機器的外殼連接到連續(xù)的地平面上。4 .電路濾波設計：a）在差分線上分別用接10R電阻，在分別對地添加5-10pF電容b）變壓器電源添加LC濾波，選擇600R/100Mhz 磁珠和0.01-0.1uF電容5 .電路防雷設計：為了達到IEC61000-4-5 或GB17626.5標準，共模2KV ,差摸1KV的防雷測試要 求，成本最低的設計方案就是變壓器初級中心抽頭通過防雷器件接地，可以選擇成本較 低的半導體放電管，但是要注意“防護器件標稱電壓要求大于等于6V;防護器件峰值電流要

8、求大于等于50A ;防護器件峰值功率要求大于等于 300 W。注意選擇半導體放 電管，要注意器件“斷態(tài)電壓、維持電流”均要大于電路工作電壓和工作電流。根據(jù)測試標準要求，對于非屏蔽的平衡信號，不要求強制性進行差模測試，所以對 于差模1KV以內的防護要求，可以通過變壓器自身繞阻來防護能量沖擊，不需要增加 差模防護器件。1）由于TVS管響應比壓敏電阻和 氣體放電管快，不能將壓敏電阻or氣體放電管 與TVS管直接并聯(lián)使用，而應在其中間串聯(lián)uH級別的電感或導線（導線也有寄生電感）；2）氣體放電管需要續(xù)流遮斷：即在其吸收瞬態(tài)發(fā)生短路后要能恢復到開路狀態(tài)，即在一般使用中氣體放電管的直流擊穿電壓比其并聯(lián)的信號

9、的工作電壓高的多，當由于瞬態(tài)干擾氣體放電管起作用，發(fā)生短路后，短路狀態(tài)的維持需要一個電壓，若信號電壓 會使氣體放電管一直維持在短路狀態(tài)，時間一長，就會將此信號燒毀，所以要使得信號 電壓低于維持氣體放電管短路狀態(tài)的電壓。6 .輻射與ESD:a）指示燈走線和電源上都加磁珠，磁珠靠近接口，然后限流電阻靠近 PHY芯片，并 添加電容濾波。7 .PCB布局布線原則：7.1 變壓器未集成到RJ45接口的：?»Pitct rtirilort. c FNEtn i nd harrgb中“ n ihn af t* /=3二-二耳一耳可另 l1|芋君善攵 iL 自I且 nosc“隙 GNT&PO

10、 衛(wèi)- fl-> qGEUKJ 一“如次忽儂火AiulcVDOCT mbkitonPlao trminMio h rlc«w<? to- ttr- PHY %Komova poz的 a *10,*0EPHY s ind Ethornt4 conn ectofHiqhVoh/4K rtciGM 3miinjn”nPTqftm j = ks 匕叩giicE.叫jNNieo 牯nn。artti-up- pm->CAHfitd1 mount rii h'>bt n.l G附Connect 5hk-ld to *1l GHt>1）變壓器與RJ45之間，PH

11、Y層芯片與變壓器之間的距離應控制在linch內。當布局條件限制時，應優(yōu)先保證變壓器與 RJ45之間的距離在linch內。2）器件布局按照信號流向放置，切勿繞來繞去。3）變壓器下方的地平面要分割，分割線寬度不小于100MIL ,網口變壓器放置在GND和PGND的分隔線上。4）每對差分走線都要控制走線長度一致，同時注意控制阻抗為50歐姆。5）注意PHY層芯片的的數(shù)字地和模擬地統(tǒng)一， 數(shù)字電源和模擬電源使用磁珠進行 隔離。同時要與變壓器配合。注意 PHY芯片的電源濾波，按照芯片要求設計。6）網口指示燈的電源線3.3V或者2.5V來自于電源平面，要對它們使用磁珠和電 容進行退耦；指示燈驅動線要靠近 P

12、HY串連電阻，并在進入I/O區(qū)域之前進行電容濾 波。這樣防止噪聲通過指示燈電源線耦合到差分線對區(qū)域。7）指示燈電源線和驅動信號線要靠近走線，盡量減小環(huán)路面積。8）指示燈線和差分線對要進行必要的隔離，兩者要保證距離足夠遠，如果必要使 用GND平面進行隔離。9）注意網口變壓器芯片側中心抽頭對地的濾波電容要盡量靠近變壓器管腳，保證 引線最短，分布電感最小。10）用于連接GND和PGND的0歐姆電阻或者電容要放置在地分割線上。11） PHY芯片的模擬電源不要占用大面積平面，從局部銅皮通過走線、磁珠、走 線拉到變壓器芯片側中心抽頭上。12） PHY芯片與變壓器之間已經沒有 VDD ,將PHY芯片與變壓器

13、之間的平面層區(qū)域定義為GND ,這樣可以切斷來自VDD平面的噪聲途徑。13）沿單板PCB的邊緣（不用包住 PGND，見圖8）每隔250mil打一個接地過 孔，這些過孔排可以切斷單板噪聲向外輻射的途徑，減小對 PGND靜地的影響。14）單板的PGND、GND通過鏢孔和結構相連接，保證系統(tǒng)地電位的統(tǒng)15）保證電源平面和地平面之間的良好退耦 （低阻），電源平面最好和地平面相鄰16）和電源平面相鄰的信號線不要超出電源平面的投影區(qū)域。17）要保證和電源平面相鄰的信號線的回流路徑的完整性,否則就要改變平面的形狀，使得信號線處在平面層內，回流路徑的不完整會帶來嚴重的EMC問題。18）推薦把所有的高速信號線、

14、I/O線、差分線對優(yōu)先靠近地平面走線，如果無法 實現(xiàn)才以電源平面作為參考平面。19）差分線要遠離其它信號線，放置其它信號線把噪聲耦合到差分線上。20）為了減小差分信號的噪聲，數(shù)字信號線或電源要遠離模擬信號線或電源。21）電源的去耦和旁路是十分重要的，它們可以為信號提供一個低阻抗通路，減小 電源和地平面間的諧振。電容可以起到去耦和旁路的作用，但要保證退耦和旁路電容由電容、走線、過孔、焊盤組成的環(huán)路的面積盡量小，保證引線電感盡量小，見下圖所示Not GoodGoodBetterj-mMl匚i'二h圖9退耦電容的環(huán)路面積圖10變壓器中心抽頭共模電容的布局布線對比圖7.2、采用一體化連接器的網口電路 PCB布局、布線規(guī)則PtoMCT 呷acgr* * io conn#cto« CT pin%=i. I- |山,lo gn*l "grouniT' .GND litthin.-i j. ifhFirtt-r LED tr-acei'；Jtfumor ,，ld in Ihis 3rmPIacm«-!- 2 tu ih« PHY%INTEGRATED ETHERNET CONNECTORRempv & pQwrfrom LetwnPHYs and Eth&mit connfl ctor下面只針對不同點