基于SoC的數(shù)字攝像系統(tǒng)

1、歡迎訪問Freekaoyan論文站基于SoC的數(shù)字攝像系統(tǒng)歡迎訪問Freekaoyan論文站    歡迎訪問Freekaoyan論文站    摘要：重點介紹基于SoC的數(shù)字攝像系統(tǒng)的工作原理和內(nèi)部電路。最后對其芯片和系統(tǒng)性能進行簡要說明。    關鍵詞：嵌入式系統(tǒng) 數(shù)字攝像機（DSC） SoC1 概述數(shù)字攝像機的最大特點在于信號數(shù)字化。它由成像芯片CCD將靜止或活動的圖像分解成像素，并轉換成電信號。這些信號由數(shù)字攝像機內(nèi)的數(shù)字信號轉換器轉換成數(shù)字信號，再經(jīng)微處理器進行圖像處理和數(shù)據(jù)壓縮編碼后送到

2、內(nèi)部或外部存儲器，同時也可送到LCD/TV顯示屏。存儲器中的數(shù)字信息通過接口輸入電腦再變成圖像。借助于CPU所提供的圖像處理軟件，按人們意愿進行加工、編輯等處理，然后由彩色打印機制成一張理想的圖像。更重要的是，數(shù)字委員會還能通過電腦網(wǎng)絡傳到世界各地。    與模擬攝像機相比較，數(shù)字攝機具有如下特點：*圖像以數(shù)字方式存儲，這樣便于保存、傳送和重復使用，從而免除膠片沖洗和圖像擴印。*利用電腦可對圖像進行修改、編輯等加工處理，也可輸入電視和上網(wǎng)觀看。*可通過電腦網(wǎng)絡進行遠距離傳送，且具有速度快、干擾小、質量高等優(yōu)點。本文介紹的數(shù)字攝像系統(tǒng)是由單片大規(guī)模集成電路LSI組成

3、，它能以30幀/s的速率傳送全運動圖像或連續(xù)圖像，并具有體積小、功耗低、傳輸速度快、分辨率高的特點。2 工作原理數(shù)字攝像系統(tǒng)的原理如圖1所示。該系統(tǒng)由CCD信號處理器、M-JPEG編解碼器、32位RISC-CPU、NTSC編碼器、DRAM控制器和各種外設接口等組成，是典型的嵌入式系統(tǒng)。來自CCD的信號，經(jīng)彩色校正的Y/C分離后，通過A/D轉換器轉換為10位的數(shù)字信號，寫入動態(tài)存儲器DRAM中的幀緩沖器，作為YUV（4：2：2）圖像數(shù)據(jù)。這些數(shù)據(jù)又被傳送到NTSC/PAL編碼器進行編碼，最后由LCD顯示習顯示。當釋放快門時，這些數(shù)據(jù)同樣要傳送到M-JPEG芯片中，經(jīng)1/10和1/20壓縮編碼處理

4、后存儲到DRAM中的JPEG編碼區(qū)域。RISC-CPU把壓縮數(shù)據(jù)轉換成文件格式數(shù)據(jù)，然后寫到外部存儲器中，如微驅動。在放像時，數(shù)據(jù)的流向與上述（攝像）相反。解碼后的圖像在LCD顯示屏上顯示。該系統(tǒng)采用三總線分技術，即把信號總線（228 MB/s）、CPU總線（114 MB/s）和外設總線（57 MB/s）分開，使用RISC芯片（32位嵌入式微處理器）能有效、高速地處理信號，以避免需要存儲大容量圖像數(shù)據(jù)和外設處理速度慢的矛盾。這種總線分離技術不僅能解決通信擁擠問題，還能實現(xiàn)高速、高分辨率圖像處理、是該系統(tǒng)重要特點這一。3 幾個重要電路3.1 CCD信號處理電路為了能對1360×1042

5、（1.5M）像素的信號進行實時處理，該電路采用像素原色逐行掃描CCD攝像技術。CCD信號處理器是數(shù)字攝像機（DSC）中的關鍵電路，它的優(yōu)劣將直接影響DSC的性能。該電路由原始數(shù)據(jù)校準模塊、彩色處理模塊、數(shù)字放大模塊、RGB-YUV轉換模塊和圖像質量調節(jié)模塊組成，如圖2所示。其中原始數(shù)據(jù)校準模塊由數(shù)字鉗位、像素校準白色平衡、自動強制和伽碼校準電路組成。利用4個行存儲器，彩色處理模塊能把原始CCD數(shù)據(jù)轉換為RGB數(shù)據(jù)。為了減小行存儲器的容量，特在信號處理模塊中采用新型掃描技術，好把圖像幀分成若干小塊，分別在各自小塊進行掃描。與普通CCD信號處理電路相比，該電路具有如下特點：（1）只需要4個行存儲器

6、，就能實現(xiàn)高質量和高速圖像放大處理。（2）具有軟件功能的固件設置，能對圖像質量進行微調。（3）利用流水線方式完成CCD實時信號處理，在實時處理時，只有把數(shù)據(jù)送入DRAM后，才驅逐把來自CCD的原始數(shù)據(jù)轉換成YUV數(shù)據(jù)。3.2 M-JPEG編解碼電路本系統(tǒng)采用一種新型運動JPEG編解碼技術，能在57MHz時鐘條件下，以88幀/s的速率對VGA （350×10 3像素）圖像進行壓縮編碼和解碼處理。這種新型編碼技術具有下列優(yōu)點：（1）每個圖像是獨立的，很容易進行限幅和編輯處理；（2）JPEG與MPEG相比較，前者所需電路較少，能顯著降低功耗和成本。M-JPEG編解碼電路如圖3所示。從圖3中

7、看出，該電路由5個模塊組成。當進行編碼處理時，數(shù)據(jù)流向是向左的；當進行解碼處理時，數(shù)據(jù)流向是向右的。若對以8×8像素為單元的并不模塊進行高速流水線處理，可采用新型的M-JPEG編解碼技術，并以不同速率對VGA、XGA、1.5M圖像進行編碼和解碼處理。M-JPEG編解碼的速率如表1所列。從表1中看出，當工作頻率或時鐘頻率為57MHz時，使用新方法對VGA像素和1.5M像不比進行編解碼處理時，它們的速率分別為88幀/15幀/s，比過去的方法快4倍。這樣不僅能使DSC進行高速圖像拍攝和實時處理，而且還能大大節(jié)省總的編碼時間。表1 M-JPEG編解碼速率像素大小VGA/(幀/s)（350K像

8、素）XGA（幀/s）（800K像素）1.5M像素/（幀/s）過去方法（fc=24MHz）22.594新方法（fc=57MHz）8834153.3 RISC CPURISC CPU是單片數(shù)字攝像系統(tǒng)的核心電路，它是一個32位RISC嵌入式微處理器。該電路內(nèi)含有4KB的數(shù)字存儲器和4KB的程序存儲器及多個累加器，能在576MHz頻率下工作。在DSC系統(tǒng)中，RISC CPU能夠處理編輯圖像、實時攝像機控制、聲音的錄/放、產(chǎn)生圖像文件和各種軟件控制。3.4 三總線結構為了能夠對圖像進行高速、高分辨率的實時處理，本系統(tǒng)采用三總線分離技術。第一條總線叫信號總線，具有最高的傳輸速率（228 MB/s），與圖

9、像處理器件相連。第二條總線叫CPU總線，是一種CPU局部總線，傳輸速率適中（114 MB/s）。它能通過CPU總線與信號總線相連。能直接對DRAM進行訪問。第三條總線叫外設總線，傳輸速率最低（57 MB/s），能連到低速工作的外設電路。3.5 電源>' target='_blank' class='infotextkey'>管理為了節(jié)電，本系統(tǒng)使用兩種電源>' target='_blank' class='infotextkey'>管理技術：一種是時鐘頻率調節(jié)技術；另一種是時鐘掛起控制技術。

10、    時鐘頻率調節(jié)技術是根據(jù)CPU所需要的處理量來調節(jié)時鐘頻率的值，通?？稍?7MHz、28MHz和0 MHz選擇。當把圖像數(shù)據(jù)錄到卡式存儲時，時鐘頻率為57MHz；當CPU控制CCD中的AF、AE和AWB中，時鐘頻率為28MHz；當CPU不處理時，時鐘頻率為0 MHz。這種技術能使功耗降低到最大值的20%。時鐘掛起控制技術是把時鐘饋電掛在非作用功能模塊，并把時鐘分成27份。根據(jù)攝像機工作模式，利用功能模塊和固件改變掛起時鐘，從而使整個系統(tǒng)的功耗降低。另外，芯片采用不同電源供電技術，即芯片內(nèi)部用低電源電壓（2.5V）供電，而I/O引腳用3.3V電源供電。這種供電

11、技術也能大大降低電源的功耗。4 性能4.1 單塊芯片的性能本系統(tǒng)的單塊芯片是目前較新的大規(guī)模集成電路LSI，其主要性能如表2所列。表2 芯片主要性能處理技術0.25um,3層CMOS門陣列時鐘頻率/MHz最大值為57芯片面積10.1mm X 10.1mm晶體管數(shù)量/個3.35 X 10 6電源電壓/V2.5（芯子）/3.3（I/O）功耗/mW700RISCCPU時鐘頻率/MHz57存儲器/KB4+4封  裝FBGA封裝，324引腳4.2 單片數(shù)字攝像機的性能利用單塊芯片組成攝像機，這是SOC（System on Chip）的典型應用。攝像機的主要性能如表3所列。表3 DSC的主要性能CC傳感器12.7mm(1/2in),1.5 X 10 6像素PS-CC圖像分辨率1360 X 1024像素壓縮格式M-JPEG記錄媒體小型快速存儲器（94MB），微驅動（340MB）處理時間0.8s(編碼)，0.6s（放音或放像）圖像容量（微驅動）靜止：4800圖