頻率計的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基

1、第一章 概述第一章 綜述 頻率計的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時鐘，對比測量其他信號的頻率。通常情況下計算每秒內(nèi)待測信號的脈沖個數(shù)，此時我們稱閘門時間為1秒。閘門時間也可以大于或小于一秒。閘門時間越長，得到的頻率值就越準(zhǔn)確，但閘門時間越長則沒測一次頻率的間隔就越長。閘門時間越短，測的頻率值刷新就越快，但測得的頻率精度就受影響。本文。數(shù)字頻率計是用數(shù)字顯示被測信號頻率的儀器，被測信號可以是正弦波，方波或其它周期性變化的信號。如配以適當(dāng)?shù)膫鞲衅?，可以對多種物理量進(jìn)行測試，比如機(jī)械振動的頻率，轉(zhuǎn)速，聲音的頻率以及產(chǎn)品的計件等等。因此，數(shù)字頻率計是一種應(yīng)用很廣泛的儀器。 電子系統(tǒng)非常廣

2、泛的應(yīng)用領(lǐng)域內(nèi)，到處可見到處理離散信息的數(shù)字電路。數(shù)字電路制造工業(yè)的進(jìn)步，使得系統(tǒng)設(shè)計人員能在更小的空間內(nèi)實現(xiàn)更多的功能，從而提高系統(tǒng)可靠性和速度。 集成電路的類型很多，從大的方面可以分為模擬電路和數(shù)字集成電路2大類。數(shù)字集成電路廣泛用于計算機(jī)、控制與測量系統(tǒng)，以及其它電子設(shè)備中。一般說來，數(shù)字系統(tǒng)中運(yùn)行的電信號，其大小往往并不改變，但在實踐分布上卻有著嚴(yán)格的要求，這是數(shù)字電路的一個特點。數(shù)字集成電路作為電子技術(shù)最重要的基礎(chǔ)產(chǎn)品之一，已廣泛地深入到各個應(yīng)用領(lǐng)域。晶體振蕩器輸出的信號經(jīng)分頻后產(chǎn)生測量頻率用的閘門脈沖，同時送給變頻器，輸入信號與晶體振蕩器的信號通過變頻器產(chǎn)生差頻f。當(dāng)頻率小于20M

3、Hz時，fX直接輸入到計數(shù)器中，在閘門開啟期間對fX計數(shù)。當(dāng)頻率大于20MHz時，將變頻器的輸出信號f送到計數(shù)器進(jìn)行計數(shù)。當(dāng)閘門關(guān)閉后，計數(shù)器中的數(shù)據(jù)與預(yù)先設(shè)定的數(shù)據(jù)（20MHz）fL在加法器中相加并輸出到譯碼顯示器中進(jìn)行譯碼顯示。當(dāng)頻率小于20MHz時，用一個雙連轉(zhuǎn)換開關(guān)將fL數(shù)據(jù)置零，同時將fX直接送到計數(shù)器計數(shù)，這樣加法器輸出的數(shù)據(jù)等于0+fX=fX。具體內(nèi)容包括本地高穩(wěn)振蕩器設(shè)計、諧波產(chǎn)生電路設(shè)計、變頻器電路設(shè)計、f計量電路設(shè)計、f+nfL實時運(yùn)算電路設(shè)計、數(shù)字顯示電路設(shè)計。完成資料查詢、方案選定、電路設(shè)計、樣機(jī)制作和性能指標(biāo)測試。構(gòu)成一個可以測量40MHz頻率的數(shù)字頻率計。完成電路設(shè)

4、計和圖的制作，該電路的測頻范圍應(yīng)分為20MHz和40MHz兩擋；(文章可能有點問題，電路板差不多就行了，速度要東西)謝謝！1 高頻頻率計設(shè)計第二章 設(shè)計方案1基本工作原理 首先有準(zhǔn)確的頻率源，用它產(chǎn)生的頻率信號經(jīng)過分頻電路后得到標(biāo)準(zhǔn)時間等于一秒的閘門信號，并在閘門信號的后沿由鎖存清零控制器產(chǎn)生鎖存信號使鎖存器鎖存數(shù)據(jù)、產(chǎn)生清零脈沖使計數(shù)器清零，以便下一次重新開始計數(shù)。被測頻率信號在閘門開啟的一秒鐘內(nèi)可以通過閘門電路進(jìn)入BCD碼計數(shù)器進(jìn)行計數(shù)，當(dāng)閘門信號的后沿到來時計數(shù)器停止計數(shù)，同時在鎖存信號的控制下將計數(shù)結(jié)果鎖存在鎖存器中，被鎖存的數(shù)據(jù)經(jīng)譯碼驅(qū)動電路譯碼后驅(qū)動數(shù)碼顯示電路。2 電路分析與設(shè)計

5、（1）晶體振蕩器和分頻器用內(nèi)含非門電路的集成芯片4060外加石英晶體的方法構(gòu)成晶體振蕩器，4060是16腳雙列直插式CMOS集成電路，內(nèi)含6級反向器、一級施密特反向器和14級串行2分頻電路，其中Q4Q10和Q12Q14共10個引腳有輸出端。最大分頻比是1/16384。11腳是時鐘輸入端（Clock-in），12腳是復(fù)位端（Reset），這兩個信號與各級分頻輸出之間的關(guān)系見表6.6.1。表6.6.1 4060真值表Clock-inResetOutput上升沿0不變下降沿0計數(shù)分頻×1全0 選用20MHz晶體，經(jīng)4060芯片的14級二分頻之后，在第三腳只能得到2Hz頻率信號，要想得到寬度

6、為1秒的閘門信號，還需要兩極二分頻器，所以在4060的Q14輸出端（第三腳）又串入一只雙4位二進(jìn)制計數(shù)器4520。4520的R端為高電平時各個輸出端均復(fù)位為0，R端為底電平時，有兩種可以讓計數(shù)器計數(shù)的方法：一是EN端保持高電平時CLK輸入端每輸入一個脈沖的上升沿，計數(shù)器均可加1。二是當(dāng)CLK保持底電平時EN端每輸入一個脈沖的下降沿，計數(shù)器可加1。 所以按圖6.6.3的接線方法，從4520的Q1輸出端的信號就是再經(jīng)過四分頻的正負(fù)半周均為1秒的方波信號。其中脈寬為1秒的正信號就是閘門信號（Gate）。U2A也可以選用BCD碼計數(shù)器4518，為了保證Q1輸出端分頻邏輯的正確性，須將4518接成4分頻

7、電路，4518芯片的R、EN、和CLK三腳的控制邏輯與4520完全一樣，所以要改成4分頻電路，須按圖6.6.4的方式接線。（2）鎖存清零控制器鎖存信號是用來鎖存1秒閘門時間內(nèi)計數(shù)結(jié)果的，所以應(yīng)在閘門脈沖結(jié)束后產(chǎn)生鎖存信號。清零信號是用來對計數(shù)器清零的，必須在鎖存信號之后到來。這一電路可用十進(jìn)制循環(huán)計數(shù)器4017來完成。4017是16腳雙列直插式CMOS集成電路，有兩個控制端，即復(fù)位端RST（15腳）和使能端（13腳）；一個時鐘輸入端CLK（14腳）；一個進(jìn)位輸出端CO（12腳）和十個循環(huán)輸出端Q0Q9。當(dāng)RST為高時，除Q0輸出“1”外，所有輸出端均為“0”，當(dāng)RST和均為低時，它對CLK端輸

8、入的時鐘脈沖上升沿進(jìn)行循環(huán)計數(shù)，Q0Q9依次循環(huán)輸出高電平。根據(jù)這一特點可以設(shè)計出鎖存清零控制器電路。來自4520的Q1端的閘門信號是正邏輯信號，閘門開啟期間為高電平，這時4017的Q1端為“0”，計數(shù)器可以正常計數(shù)。閘門信號結(jié)束后級數(shù)停止，4017開始工作，來自4060的Q13端的脈沖重復(fù)頻率比閘門信號低8倍，第二個脈沖上升沿使4017的Q1變高，將計數(shù)器中的數(shù)據(jù)鎖存在鎖存器中。第三個脈沖上升沿使4017的Q2變回低電平，Q1變成高電平，鎖存器中的數(shù)據(jù)不變，但計數(shù)器被清零。第三個脈沖上升沿使Q0和Q1均變低，鎖存器中的數(shù)據(jù)仍然不變，計數(shù)器保持“0”狀態(tài)，但由于這時的閘門信號仍然是低電平，所以

9、計數(shù)器并不計數(shù)。到第八個脈沖結(jié)束時，4017只循環(huán)到Q7為高電平，還沒有輪到Q0第二次變高，第二個閘門脈沖就開始了，計數(shù)器重新開始計數(shù)。在計數(shù)器計數(shù)期間，由于鎖存信號始終為低電平，鎖存器中的數(shù)據(jù)仍然是前一次鎖存的結(jié)果，一直保持到計數(shù)結(jié)束，鎖存脈沖到來，鎖存器中的數(shù)據(jù)才被更新。（3）限幅整形電路頻率計的輸入信號是各種各樣的，既可能有正弦波、矩形波和三角波，也可能有各種周期的、非周期的脈沖波和奇異波。無論什么波形，要計數(shù)準(zhǔn)確，起碼的條件是信號的信噪比必須足夠大。輸入級阻抗要足夠高，而且當(dāng)信號幅度很高時輸入級電路不能被燒毀。因此在信號輸入端應(yīng)有一級高阻輸入低噪聲前置放大器和限幅器，并且應(yīng)有一級整形電

10、路，把各種輸入信號變成比較規(guī)范的矩形波。本電路屬于原理型簡易試驗電路，可不考慮前置放大器，僅考慮限幅和整形電路，故可選用圖6.6.6所示電路。內(nèi)帶施密特電路的74LS14將限幅后的信號變成方波并反相后輸出。（4）BCD碼計數(shù)器 4518和4520的真值表、=ENR輸出上升沿10+10下降沿0+1下降沿×0不變×上升沿0不變上升沿00不變1下降沿0不變××1Q0Q3為0計數(shù)器由BCD碼“0000”計數(shù)到“1001”時代表十進(jìn)制從“0”計數(shù)到 “9”，向高位進(jìn)位發(fā)生在“9+1=10”的時候，也就是BCD碼“1001”向“0000”跳變， Q3由高變低的時候，

11、故高位計數(shù)器要用低位計數(shù)器Q3的下降沿作為進(jìn)位脈沖。為了滿足這一要求，個位、十位和百位的進(jìn)位信號都從本級的Q3接到高位的EN端，并將各計數(shù)器的CLK端接地，用清零脈沖控制復(fù)位端（R）。構(gòu)成4級十進(jìn)制計數(shù)器電路如圖6.6.7所示。該電路個位計數(shù)器輸入信號和控制信號的接法也應(yīng)滿足這樣的邏輯，這是因為輸入信號在整形電路中經(jīng)過了反相，為保證計數(shù)的準(zhǔn)確性，應(yīng)該用輸入信號的下降沿觸發(fā)計數(shù)，故應(yīng)從EN端接入輸入信號，同時將閘門信號用74LS14反相后接入最低位十進(jìn)制計數(shù)器的CLK端。 圖6.6.7 四位BCD碼計數(shù)器電路（5）鎖存器74LS373參考資料：54/74373八D鎖存器(3S,鎖存允許輸入有回環(huán)

12、特性) 簡要說明: 373為三態(tài)輸出的八D透明鎖存器,共有54/74S373和54/74LS373兩種線路結(jié)構(gòu)型式。373為三態(tài)輸出的8 D透明鎖存器, 373的輸出端O0-O7可直接與總線相連。當(dāng)三態(tài)允許控制端OE為低電平時，O0-O7為正常邏輯狀態(tài)，可用來驅(qū)動負(fù)載或總線。當(dāng)OE為高電平時，O0-O7呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。當(dāng)鎖存允許端LE為高電平時，O隨數(shù)據(jù)D而變。當(dāng)LE為低電平時，O被鎖存在已建立的數(shù)據(jù)電平。當(dāng)LE端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善400mV。 373引出端符號：    

13、;D0D7-數(shù)據(jù)輸入端     OE-三態(tài)允許控制端（低電平有效）    LE-鎖存允許端             O0-O7-輸出端 373外部管腿圖、真值表：      邏輯圖：    其他參數(shù)：極限值:   電源電壓   . 7V   

14、;輸入電壓    54/74S373  .  5.5V   54/74LS373 .  7V   輸出高阻態(tài)時高電平電壓 .  5.5V 工作環(huán)境溫度 ：  54XXX      .  -55125   74XXX      .  070

15、  存儲溫度   .  -65150推薦工作條件：靜態(tài)特性：動態(tài)特性：tPZH輸出由高阻態(tài)到高允許時間 tPZL輸出由高阻態(tài)到低允許時間 tPHZ輸出由高到高阻態(tài)禁止時間 tPLZ輸出由低到高阻態(tài)禁止時間鎖存器電路輸入輸出LEDQLHHHLHLLLL×鎖存H××高阻74LS373用于數(shù)據(jù)所存。它具有三態(tài)輸出的八D透明鎖存器，輸出端為Q0Q7。為低電平時，Q0Q7為正常邏輯狀態(tài)。為高電平時，Q0Q7呈高阻態(tài)。LE為高電平時，Q隨數(shù)據(jù)D而變。LE為低電平時，Q被鎖存。74系列集成電路的電源額定值為+5

16、7;0.5V。超過5.5V會燒毀器件，低于4.5V不能正常工作。在進(jìn)行實驗時必須當(dāng)心。74LS373為20腳雙列直插集成電路，20腳接+5V，10腳接地，其余引腳定義見圖6.6.8。（6）譯碼驅(qū)動器 共陽極型數(shù)碼管顯示器譯碼驅(qū)動電路常用74LS247，它是雙列直插16引腳集成電路，16腳接VCC，8腳接地，其余引腳的定義如圖6.6.9所示。真值表見表6.6.4。74LS247為集電極開路輸出的BCD-7段譯碼/驅(qū)動器。輸出端ag為低電平有效，能帶動24mA的灌電流（電流從輸出端流入）負(fù)載，可直接驅(qū)動指示燈或共陽極數(shù)碼管。*對十進(jìn)制數(shù)015進(jìn)行譯碼驅(qū)動輸出時，（消隱）應(yīng)為高電平或開路。*對十進(jìn)制

17、數(shù)0進(jìn)行譯碼驅(qū)動輸出時，還要求（脈沖消隱）應(yīng)為高電平或開路。*當(dāng)（消隱輸入）為高電平或開路時，（燈測試）的低電平可使ag輸出端為低電平。根據(jù)以上要求，只要將、和這三個低電平有效的控制端均接VCC，譯碼驅(qū)動電路即可正常工作。表6.6.4 74LS247真值表（見下頁）十進(jìn)制數(shù)或功能輸入/輸出字形DCBAabcdefg0HHLLLLHLLLLLLO01H×LLLHHOLLOOOO12H×LLHLHLLOLLOL23H×LLHHHLLLLOOL34H×LHLLHOLLOOLL45H×LHLHHLOLLOLL56H×LHHLHLOLLLLL6

18、7H×LHHHHLLLOOOO78H×HLLLHLLLLLLL89H×HLLHHLLLLOLL910H×HLHLHOOOLLOL11H×HLHHHOOOLOOL12H×HHLLHOLOOOLL13H×HHLHHLOOLOLL14H×HHHLHOOOLLLL15H×HHHHHOOOOOOO無消隱××××××LOOOOOOO無脈沖消隱HLLLLLLOOOOOOO無燈測試L×××××HLLLLLLL8

19、注：H高電平；L低電平；×任意；O截止態(tài)（Off）。（7）數(shù)碼管以共陽極型數(shù)碼管為例介紹數(shù)碼管的結(jié)構(gòu)和使用方法。圖（a）為0.5英寸數(shù)碼管的管腳排列（俯視）示意圖，圖（b）為數(shù)碼管的電路標(biāo)識圖。只要是0.5英寸數(shù)碼管，管腳排列都是一樣的，第3腳和第8腳為COM端，接VCC，其余引腳的作用為：7腳接低電平時a字段輝光；6腳接低電平時b字段輝光；4腳接低電平時c字段輝光；2腳接低電平時d字段輝光；1腳接低電平時e字段輝光；9腳接低電平時f字段輝光；10腳接低電平時g字段輝光；5腳接低電平時小數(shù)點dp輝光；共陰極型數(shù)碼管與共陽極型數(shù)碼管的區(qū)別僅在于接入電路時的極性不同。共陰極型數(shù)碼管的CO

20、M端應(yīng)該接地，而各個字段控制端接高電平時才能輝光。如果不準(zhǔn)備讓某個筆段（例如小數(shù)點dp）輝光時，只要將該筆段的控制端懸空或接到COM端即可。0.5英寸數(shù)碼管每個字段的最大驅(qū)動電流不得超過20mA（2mA時即可看見輝光），正常情況下每個字段上的電壓降為1.62.8V，所以當(dāng)電源電壓為5V時，在筆段控制端與驅(qū)動電路輸出端之間應(yīng)該串接一只200300的限流電阻, 否則既有可能燒毀數(shù)碼管，也有可能燒毀驅(qū)動電路。3 連接和調(diào)試步驟（1 ）連接和調(diào)試顯示電路首先連接數(shù)碼管、限流電阻和74LS247譯碼驅(qū)動器。輸入端A、B、C、D可以暫不接線。注意所有數(shù)字集成電路缺口向左時下面最右邊的引腳都應(yīng)接地，上面最左邊的引腳都應(yīng)接VCC。接好電路后，將74LS247的3腳（）改為接地，通電后對應(yīng)的數(shù)碼管穎顯示