關于晶體管-晶體管邏輯(TTL)電路

1、4.1 一般的一般的TTL與非門與非門4.1.1 標準TTL與非門（四管單元）w 特點：w 輸入級多發(fā)射極晶體管，在電路的截止瞬態(tài)（由輸出低電平轉向高電平時），Q1管可反抽Q 2管基區(qū)中的過剩少子，使電路的平均傳輸延遲時間下降，從而提高了電路的工作速度。w 輸出級采用圖騰柱結構(Q3D和Q5輪流導通)，使電路的功耗下降。w 版圖設計上，可以把Q5和D設計成一個復合管，共用一個隔離島。標準54/74（T1000）系列TTL與非門Q5和D復合版圖和剖面圖簡易TTL與非門一、簡易一、簡易TTL與非門存在的問題與非門存在的問題 1、電路輸入端抗干擾能力太小它的低電平噪聲容限VNML。只有0.20.3V

2、，噪聲稍微大一點，電路邏輯功能就要錯亂。2、電路輸出端負載能力太弱，它的扇出N0大約為2到3。這是因為它的輸出管基極驅動電流太小，雖然可以減小R1以增大IB2，但R1減小后，IIL也將增大，負載能力并不能得到明顯的改善而且電阻減小后，電路功耗還將增加。3、由于多射極管的反抽作用，電路截止延遲時間有了改善，但因IB2太小，電路導通延遲時間改善不大。w 總結總結：雖然它不能作為單塊電路使用，但它線路簡單，所占版圖面積小，在TTL中大規(guī)模集成電路中有著重要應用。二、四管單元的優(yōu)勢二、四管單元的優(yōu)勢1、電路抗干擾能力增強w 因為在Q1、Q5之間增加的Q2管，它的發(fā)射結相當于一個起電平位移作用的二極管，

3、它使電路低電平噪聲容限VNML提高了一個結壓降。2、電路負載能力增強（1）Q2管的作用，它把Q1管的基流先放大再驅動輸出管Q5（2）有源負載的作用。因為Q5和Q3構成推挽輸出(又稱圖騰柱輸出)：w 電路導通時：V0為低，Q5導通，Q3截止；w 電路截止時，V0為高，Q5截止，電源通過R5和導通的Q3驅動負載。（3）Q5基極驅動電路增大了，電路的導通延遲得到了改善。3、二極管D的作用w 電路導通時：Q2，Q5飽和，輸出V0VOL，這時Q2的集電極和輸出之間的電位差為w 這使Q3和D不能同時導通，所以D是一個電平位移二極管，確保Q2，Q5飽和時，Q3截止。4.1.2 54H/74H五管單元與非門五

4、管單元與非門四管單元的劣勢四管單元的劣勢w 輸出端從低電平向高電乎轉換的瞬間，從電源經(jīng)R5，Q3，D到Q5有瞬態(tài)大電流流過，因而在二極管D的PN結有大量的存儲電荷，由于在線路上沒有泄放回路，這些電荷只能靠管子本身的復合而消失，這必將影響到電路的開關速度。五管單元可以提高電路的速度和增強電路的負載能力五管單元可以提高電路的速度和增強電路的負載能力w 1、采用達林頓管作為高電平輸出級。w 2、電路中各個電阻的阻值比四管單元電路的電阻阻值小，所以工作電流增大，使tpd下降。w 1、采用達林頓管作為高電平輸出級。即以Q3，Q4構成的達林頓管來代替四管單元電路中的Q3和D。Q4的VBE同樣起到了電平位移

5、作用，但由于此時VCB4VCE30，Q4不會進入飽和，所以Q4導通時基區(qū)的存儲電荷大大減少，而且Q4的基極有R4泄放電阻?？稍诘瓜鄷r泄放存儲電荷，使電路的平均傳輸延遲時間tpd下降，因而提高了電路的工作速度。而且，達林頓管射隨器的電流增益大，輸出電阻小，有利于對負載電容的充電，從而提高了電路速度，也增大了電路高電平輸出時的負載能力。w 2、電路中各個電阻的阻值比四管單元電路的電阻阻值小，所以工作電流增大。使tpd下降。此電路功耗較大，為22mw左右，約為四管單元電路的兩倍以上，電路優(yōu)值為132pJ?？偨Y：無論是四管單元還是五管單元，總結：無論是四管單元還是五管單元，Q5的基極回路的基極回路由電

6、阻由電阻R3構成，由于構成，由于R3的存在給電路的特性帶來了兩的存在給電路的特性帶來了兩方面的問題方面的問題（1）電路的抗干擾能力較差）電路的抗干擾能力較差（2） 對提高電路速度不利對提高電路速度不利w 在電路截止瞬態(tài)，R3提供了Q5管存貯電荷的泄放通路，加速了截止過程。但在導通瞬態(tài)，它分走了部分Q5管的基極驅動電流，使下降時間延長；因而從改善電路的瞬態(tài)特性考慮，希望Q5管的基極泄放回路是個有源網(wǎng)絡，它的等效阻抗是可變的。在截止瞬態(tài)它呈現(xiàn)低阻；在導通瞬態(tài)，它表現(xiàn)為高阻。 w Vi0.6V時，VB20.7V，Q2，Q5截止，輸出高電平，對應曲線上的AB段；w Vi0.6V時，Q2開始導通，VC2

7、下降，V0跟隨VC2的下降線性下降，對應線段BC，BC斜率為1.3VVi1.4V時，Q5導通并達到飽和，輸出電平下降很快，直到低電平VOL對應曲線上CDE段，w Vi1.4V后，輸出為低電平。w 由于存在BC段電路的低電平噪聲容限降低了，用一個管子來代替R3，Vi必須1.3V時，Q2Q5才能同時導通，這就避免了傳輸曲線上的BC段，R3的存在，分走了部分Q5的基極驅動電流，使下降時間延長。 w 上述的四管單元與非門電路，在輸出端從低電平向高電平轉換的瞬間，從電源經(jīng)R5，Q3，D到Q5有瞬態(tài)大電流流過，因而在二極管D的PN結有大量的存儲電荷，由于在線路上沒有泄故回路，這些電荷只能靠管子本身的復合而

8、消失，這必將影響到電路的開關速度。在上述的四管單元和五管單元與非門電路中，輸出管Q5的基極回路由電阻R3構成。w 當輸入電壓Vi0.55V時，Q2管開始導通，VC2開始下降，而此時Q5管尚未導通，由于電壓傳輸特性曲線上出現(xiàn)了線性區(qū)BC段，使電路的抗干擾能力下降。w 在電路導通的瞬態(tài)，由于R3的存在，分走了部分Q5管的基極驅動電流，使下降時間延長。 為了解決這些問題，在六管單元與非門電路中，用RB，RC，Q6泄放網(wǎng)絡代替R3。w 由于RB的存在，使Q6管比Q5管晚導通，所以Q2管的發(fā)射極電流IE2全部灌人Q5管的基極，使Q2管和Q5管幾乎同時導通，改善了電壓傳輸特性的矩形性提高了電路的抗干擾能力

9、；w 當Q5管導通飽和后，Q6管也逐漸導通并進入飽和，對Q5管進行分流，使Q5管的飽和度變淺（所以這種電路又稱為淺飽和電路或抗飽和電路）。由于Q5管淺飽和，超量存儲電荷減小，因而Q5管退出飽和的速度得到提高。4.1.3 六管單元與非門六管單元與非門六管單元的優(yōu)點六管單元的優(yōu)點1、改善了電路的傳輸特性，提高了電路的抗干擾能力。w 電壓傳輸特性曲線接近矩形，過渡區(qū)很窄，低電平噪聲容限顯著提高。2、電路的瞬態(tài)特性好，速度快，功率延遲時間乘積小。 3、電路溫度特性好，工藝離散性影響小。 六管單元TTL與非門的電壓傳輸特性4.2 STTL和和LSTTL電路電路4.2.1 六管單元STTL與非門電路w 采

10、用SBD箝位晶體管的54S/74S系列六管單元與非門電路。w 以SBD箝位晶體管代替除Q4管以外的可能進入飽和或反向工作的晶體管，從而減少這些管子的超額存儲電荷，使電路速度大大提高。w 采用高電阻值和合理電路設計，可以實現(xiàn)低功耗STTL電路，LSTTL電路的每門功耗僅為2mW，門延時為9.5ns。實現(xiàn)了低功耗和高速度的良好結合。一、一、STTL1、進一步提高TTL電路速度的關鍵增加基極驅動電流和降低飽和深度之間的矛盾增加基極驅動電流和降低飽和深度之間的矛盾w 縮短電路的導通延遲時間增大基極驅動電流，使輸出管迅速飽和驅動電流增大使晶體管的飽和深度增加，超量存儲電荷增加電路的截止延遲時間增大。兩個

11、措施兩個措施：w （1）摻金工藝減小空穴壽命加快存儲電荷復合，以減小存儲時間，但下降，漏電流增加。w （2）有源泄放網(wǎng)絡，降低飽和度增大抽出電路。2、肖特基二極管的抗飽和作用w肖特基二極管（SBD）利用金屬半導體接觸勢壘的整流特性制成。特點特點： 正向壓降低， 開關時間短， 反向特性可看成單邊突變結。 加加SBD速度提高了延遲時間下降了速度提高了延遲時間下降了（1）兩個附帶的好處 有效地克服了多射極管的反向漏電流。 減小了寄生PNP管效應。 （2）SBD箝位存在的一些不利影響 電路輸出低電平VOL升高，低電平抗干擾能力下降 SBD漏電流較大 增大了集電結電容 SBD工藝對硅片表面制備和金屬化的

12、工藝要求較高，這使STTL電路的成品率比一般TTL電路稍低，成本較高。54S/74S（T3000）系列STTL與非門4.2.2 低功耗肖特基低功耗肖特基TTL（LSTTL）電路）電路一、與一、與TTL與非門不同之處與非門不同之處1、用肖待基勢壘二極管(SBD管Dl，D2)代替多發(fā)射極晶體管Ql，作為輸入管。優(yōu)點優(yōu)點：w第一、SBD是多子器件，沒有少子存儲，而且SBD導通電壓比一般PN結二極管低，因此，這種輸入結構可以提高電路的速度。w第二、SBD反向飽和電流要比多射極管的輸入漏電流小得多，采用SBD作輸入極，電路的輸入漏電流很小，典型值僅為1A。w第三、SBD的反向擊穿電壓一般在10V以上，比

13、多射極管BE結反向擊穿電壓高得多，不用的輸入端可直接練到VCC上，這就減少了使用上的麻煩。2、將Q4的基極泄放電阻R4由接地改為接輸出端V0，并加上SBD管的D5和D6。 二、二、LSTTL電路的基本特點電路的基本特點w 1、采用高阻值電阻使功耗PD下降為標準TTL們的15左右。w 2、用R1，D1，D2組成以SBD為輸入管的DTL電路。 DTL輸入方式有一下優(yōu)點：w 高電平時輸入電流IIH變??； 由于SBD是多子器件，所以速度快； 因為SBD的擊穿電壓較高(BVSBD)1015V)，所以可將不用的輸入端直接與VCC相接，而不用通過電阻接VCC，方便了用戶。3、Q4的基極泄放電阻，R4由接地改

14、為接輸出端V0，并加上SBD管的D5和D6。提高高電平輸出時的負載能力。4、增加二極管D6、D5使電路速度得到提高。5、采用離子注入，薄層外延等新技術和對通隔離，深N集電極接觸等工藝減小了器件的尺寸和寄生效應，提高了電路速度和集成密度。三、不足之處w電路的閾值電壓VTH較低，使低電平噪聲容限下降。 4.3 LSTTL門電路的邏輯擴展門電路的邏輯擴展w 一方面在TTL與非門中增加擴展器，用以增加輸入端（“與”擴展器）和實現(xiàn)邏輯功能擴展（“與或”擴展器）；w 另一方面生產(chǎn)其他邏輯功能的TTL門電路（如或非門、與或非門、與門、異或門、異或非門等）。w 同一種門又可按照輸出結構的不同而分為基本門、集成

15、極開路（OC）三態(tài)（3S）門等。非門非門與門與門與或非與或非或非門或非門或門或門異或門異或門4.3.1 輸出管集電極開路門（輸出管集電極開路門（OC門）門）與非門的線與使用(a) 一般與非門，(b) OC與非門OC門（a）電路圖；（b）邏輯符號w 具有圖騰柱輸出的電路不能將幾個TTL門電路并聯(lián)使用，獲得“線與”功能。原因原因：這些并聯(lián)的門中，有的輸出為VOL，其余的輸出為VOH門的有源負載灌入輸出為VOL門的輸出管Q5，這將造成VOL上升，甚至破壞邏輯關系或燒毀輸出管。w 多級與非門串聯(lián)使用可實現(xiàn)這種邏輯功能，但使用的門電路多，而且延遲時間長。w 把TTL門的有源負載去掉，就得到集電極開路門，

16、即OC門。把標準系列與非門中的高電平輸出驅動級去掉，直接由輸出管Q5的集電極輸出，任何一個或全部的輸出管Q5飽和時，輸出電壓被下拉到低電平，得到高電平輸出的唯一方法是所有門的輸出管Q5都截止。w 多個OC門關在同一根總線上進行數(shù)據(jù)傳輸，當某OC門的控制電平A（或B）為低電平時，該OC門的輸出管Q5處于截止狀態(tài)，不傳輸數(shù)據(jù)，相當于此極對母線不起作用。僅當控制電平為高電平時，才將本級輸入信息發(fā)送至總線上。w OC門的缺點門的缺點：沒有有源負載，所以它的tpd（平均傳輸延遲時間）較大，驅動容性負載的能力降低，要外接負載電阻到電源，給使用帶來不便。 4.3.2 三態(tài)邏輯（三態(tài)邏輯（TSL）門）門w 為

17、了保持一般圖騰柱輸出的優(yōu)點，又能作“線與”連接，人們創(chuàng)造了三態(tài)邏輯（TSL）門，它由一個基本門和一個控制門（選通門）組合而成。w 三種狀態(tài)：高電平輸出，低電平輸出，禁止態(tài)（高阻態(tài)），相當于輸出端懸空。w 特點：允許把多個三態(tài)門的輸出端連在一條公共母線（BUS）上，使總線結構分時多路通信得以實現(xiàn)。 總線結構示意圖典型LS三態(tài)輸出控制門（1選通）三態(tài)輸出緩沖器電路1/4的T41254.4 ASTTL和和ALSTTL電路電路w隨著雙極型集成電路工藝技術的發(fā)展，采用介質(zhì)隔離、離子注入等新技術及電路設計技術，從而出現(xiàn)了許多改進的STTL（ASTTL）和LSTTL（ALSTTL）電路，使電路的性能有進一步

18、的提高，其速度更好，功耗更低。wAS/ALS電路與S/LS電路比較：1.直流特性不同。 AS/ALS電路的速度更高，功耗更低，負載能力更強。2.工藝不同。 AS/ALS電路采用介質(zhì)隔離、離子注入等新技術，從而器件尺寸更小，寄生效應也大大減小。3.電路結構和參數(shù)不同STTL電路圖ASTTL電路圖LSTTL電路圖ALSTTL電路圖4.5 中、大規(guī)模集成電路中的簡化邏輯門中、大規(guī)模集成電路中的簡化邏輯門4.5.1 簡化邏輯門w 中、大規(guī)模集成電路中的邏輯門可分為三類：輸入門、內(nèi)部門和輸出門。w 輸入門與輸入端直接相連，直接感受外部的干擾，它的輸出與內(nèi)部門相連，所以負載是固定的、且受到的干擾也較小。要

19、求要求：輸入阻抗要高，抗干擾能力要強。w 輸出門與輸出端相連，直接驅動外部負載，要求：要求：負載能力要強。w 內(nèi)部門的特點數(shù)量大、功耗小、電路簡單。由于它不去驅動外部負載，所以不受外部干擾因而允許噪聲容限低。4.5.2 單管邏輯門單管邏輯門一、二管單元簡化與非門w 單管邏輯門的特點線路簡單，邏輯功能強，功耗低，但其負載能力差，互連不當會造成邏輯錯誤。兩管單元簡化與非門（a）低閾值；（b）高閾值三管單元與非門二、三管單元簡化與非門二、三管單元簡化與非門w 增加了T5管，因而增強了該電路輸出低電平的驅動能力。由于沒有有源負載，因而驅動電容負載的能力比普通與非門要弱。w 二極管D的兩個作用：提高電路

20、速度，當電路在截止瞬態(tài)時，電源通過R2就能先向T5提供退飽和集電極電流，然后再向負載電容提充電電流，因此，流經(jīng)二極管的電流IF加速了T5管的退飽和CL的充電使電路的截止延遲tPLH下降，從而提高了電路的速度；控制輸出管T5的飽和深度，當負載電流IOL較小時，輸出低電平VOL降低，二極管D的正向壓降及其電流將隨之增大，使輸出管T5的基極減小，這就減輕了輸出管的飽和深度，反之，在負載電流IOL增大時，二極管的壓降減小，對T2的反流作用減弱，使輸出管基流增大，而不致脫離飽和。三、抗飽和簡化與非門三、抗飽和簡化與非門 w 前提：輸出負載不重，要求電路的速度較快。w 辦法：設法使T5工作于非飽和區(qū)的抗飽

21、和電路。 四、強驅動內(nèi)部與非門四、強驅動內(nèi)部與非門 特點特點：不設置限流電阻R5，電路的瞬態(tài)大電流增強了，因而對容性負載的驅動能力強，N0大，tPLH小，速度快，但瞬態(tài)功耗增加了，有時為了求得驅動容性負載能力和瞬態(tài)功耗的折衷，取RC20進行限流。 4.5.2 單管邏輯門單管邏輯門1、單管禁止門、單管禁止門單管禁止門（a）電路圖；（b）邏輯符號2、單管串接與非門、單管串接與非門單管串接與非門（a）電路圖；（b）邏輯符號3、單管邏輯門的邏輯擴展、單管邏輯門的邏輯擴展w （1）由單管禁止門組成簡化異或非門。簡化異或非門的線路圖和邏輯圖簡化異或門（2）兩個單管禁止門的發(fā)射極并聯(lián)可代替三個與非門兩個單管禁止門發(fā)射極并聯(lián)及其邏