微機(jī)原理知識(shí)點(diǎn)

1、第一章1 微型計(jì)算機(jī)簡(jiǎn)稱微機(jī)：以微處理器為核心，配上大規(guī)模集成電路制作的 存儲(chǔ)器、輸入輸出接口電路以及系統(tǒng)總線所組成的計(jì)算機(jī)。由CPU、存儲(chǔ)器、輸入輸出接口電路及系統(tǒng)總線組成。2. CPU（中央處理器）：把控制器和運(yùn)算器以及數(shù)量不等的寄存器集成到一 個(gè)大規(guī)模集成電路芯片上。3系統(tǒng)總線：CPU向存儲(chǔ)器及接口電路提供地址、數(shù)據(jù)及控制信息的通道， 包括數(shù)據(jù)總線、地址總線、控制總線。4字長(zhǎng)：CPU中運(yùn)算器一次能處理的最大數(shù)據(jù)位數(shù)，反應(yīng)微機(jī)系統(tǒng)數(shù)據(jù)處 理能力的重要性能指標(biāo)。5 存儲(chǔ)器的3個(gè)主要性能指標(biāo)：速度、容量、每位價(jià)格。I/O設(shè)備的性能指 標(biāo)：速度、分標(biāo)率、顏色深度。6 微機(jī)接口：微處理器CPU與“

2、外部世界”的連接電路，是 CPU與外界 進(jìn)行信息交換的中轉(zhuǎn)站。7接口具備的功能：對(duì)外部設(shè)備的尋址與編制、信號(hào)轉(zhuǎn)換、數(shù)據(jù)緩沖、聯(lián) 絡(luò)、中斷管理、可編程。8接口的組成：硬件電路（接口芯片、譯碼器電路）、軟件編程（初始化接 口芯片、確定數(shù)據(jù)傳輸方式、控制接口硬件動(dòng)作）。9. I/O端口：接口電路中能被 CPU直接訪問的寄存器（每個(gè)端口有且僅有 一個(gè)地址）。一個(gè)接口可以有幾個(gè)端口：狀態(tài)、數(shù)據(jù)、命令端口，分別對(duì)應(yīng)狀態(tài)、 數(shù)據(jù)、命令寄存器。10. I/O端口的兩種編址方式：統(tǒng)一編址（在整個(gè)存儲(chǔ)空間中劃分出一部分 地址空間給外設(shè)端口使用，只能使用 MOV指令），獨(dú)立編址（對(duì)系統(tǒng)中的I/O 端口單獨(dú)編址，與內(nèi)

3、存單元的地址空間相互分開，各自獨(dú)立）。第二章1. CPU從功能上分為：執(zhí)行部件 EU、總線接口部件BIU。執(zhí)行指令是， 兩部件成兩級(jí)流水：執(zhí)行部件執(zhí)行指令的同時(shí)，總線接口部件完成從主存中預(yù)取 后繼續(xù)指令的工作，使指令的讀取與執(zhí)行可以部分重疊，提高總線利用率。2. 通用寄存器：AX （累加器）、BX （基址寄存器）、CX （計(jì)數(shù)寄存器）、 DX （數(shù)據(jù)寄存器）。3. 專用寄存器：SP （堆棧指針寄存器）、BP （基數(shù)指針寄存器）、DI （目的 變址寄存器）、SI （源變址寄存器）。4. 16SS+SP確定堆棧在內(nèi)存中的位置；16CS+IP:確定要執(zhí)行的指令的物 理地址；SP的作用：存下一條要執(zhí)行

4、指令的地址號(hào)、現(xiàn)場(chǎng)保護(hù)。5. 段寄存器：DS （數(shù)據(jù)段）、CS （代碼段）、ES （附加數(shù)據(jù)段）、SS （堆棧 段）。IP:指針寄存器（16位寄存器）。6. AD15AD0 （39, 216腳）：地址/數(shù)據(jù)總線；A19/S6A16/S3 （3538腳）： 地址/狀態(tài)總線。7. MN/MX 非（33）：最小/最大模式輸入控制信號(hào)。8. M/IO非（28）：值為” 1 “時(shí)表示CPU當(dāng)前正在訪問存儲(chǔ)器，值為” 0 “時(shí)表示CPU當(dāng)前正在訪問I/O端口。9. DT/R非（27）：值為” 1 “時(shí)表示CPU發(fā)送數(shù)據(jù)到存儲(chǔ)器或I/O端口， 值為” 0 “時(shí)表示CPU接受來自存儲(chǔ)器或I/O端口的數(shù)據(jù)。10

5、. 最大模式比最小模式多用了一個(gè) 8288總線控制器。11 指令周期：CPU從內(nèi)存中取出一條指令并執(zhí)行這條指令的時(shí)間總和。12. 總線周期：CPU通過總線與內(nèi)存或I/O端口之間。進(jìn)行一個(gè)字節(jié)數(shù)據(jù)交 換所進(jìn)行的操作的時(shí)間。13. 時(shí)鐘周期：微機(jī)系統(tǒng)工作的最小時(shí)間單元。一個(gè)總線周期由若干時(shí)鐘周 期組成，一個(gè)最基本的總線周期是由 4個(gè)時(shí)鐘周期組成。14. 8086CPU復(fù)位后CS的地址為：0FFFFH; IP的地址為：0000H。第三章1.立即數(shù)尋址：MOVAL,10; MOVBX,1234H，無有效地址。2.寄存器尋址：MOVAX,CX ; INCAL，無有效地址。3.直接尋址：MOVAH,123

6、4H;MOVBX,ES:2000H。4. 寄存器間接尋址：MOV AX,SI5. 基址變址尋址： MOV AL,BXSI或 MOV AL,BX+SI6. 相對(duì)基址變址尋址 MOV AL,DA1BXSI或 MOV AL,DA1BX+SI7. 立即數(shù)、CS、IP不能用于目標(biāo)操作數(shù)，立即數(shù)不能直接傳送給段寄存器， 源操作數(shù)必須和目標(biāo)操作數(shù)位數(shù)一致， 兩個(gè)寄存器單元之間、兩個(gè)段寄存器單元 不能傳送數(shù)據(jù)。8. PUSH、POP指令用于中斷和子程序調(diào)用。9. INC、EDC指令不影響標(biāo)志位CF （進(jìn)借位標(biāo)志）。10. 兩相同符號(hào)數(shù)相加，運(yùn)算結(jié)果符號(hào)與加數(shù)、被加數(shù)的符號(hào)不同時(shí)產(chǎn)生溢 出；兩不同符號(hào)數(shù)相減，運(yùn)

7、算結(jié)果符號(hào)與被減數(shù)的符號(hào)不同時(shí)產(chǎn)生溢出。11. TEST測(cè)試指令對(duì)AF （半進(jìn)借位標(biāo)志）無影響。12. 中斷指令：INT （中斷）、INTO （如溢出則中斷）、IRET （從中斷返回）13. 程序的基本結(jié)構(gòu)：順序、分支、循環(huán)。14. 子程序基本結(jié)構(gòu)包括：子程序說明、現(xiàn)場(chǎng)保護(hù)和恢復(fù)現(xiàn)場(chǎng)、子程序體、 子程序返回。第四章1. SRAM靜態(tài)隨機(jī)存取寄存器，雙穩(wěn)電路、速度快，通常用來做cache。2. DRAM動(dòng)態(tài)隨機(jī)存取寄存器，集成度高、容量大，主要用來做內(nèi)存。3. ROM用戶只能讀不能寫。4. PROM用戶可寫入一次。5. EPROMS外線可擦除、可多次寫入編程。6. EEPROM電可擦除、可多次寫

8、入編程。7. FLASH RO：既可在不加電情況下長(zhǎng)期保存信息，又能在線進(jìn)行快速擦除 重寫，兼?zhèn)銻OM和 RAM勺優(yōu)點(diǎn)。第五章1. 8255A工作方式選擇控制字（182頁(yè)）。2. 項(xiàng)目一類似的程序編寫（189/193頁(yè)）。第六章1中斷：CPU在執(zhí)行程序時(shí)，由于內(nèi)部或外部的原因引起的隨機(jī)事件要求 CPU暫時(shí)停止正在執(zhí)行的程序，轉(zhuǎn)向執(zhí)行一個(gè)用于處理該隨機(jī)事件的程序，處理 完后又回到被中止的程序斷點(diǎn)處繼續(xù)執(zhí)行的過程。2中斷的特點(diǎn)：提高CPU的效率、實(shí)時(shí)處理、故障處理。3中斷的功能：實(shí)現(xiàn)中斷響應(yīng)和中斷返回、實(shí)現(xiàn)優(yōu)先權(quán)排隊(duì)、實(shí)現(xiàn)中斷嵌 套、中斷源、禁止中斷與中斷屏蔽。4. 中斷的步驟： 將斷點(diǎn)處的PC值（下一條應(yīng)該執(zhí)行指令的地址）壓入堆棧保留下來（保 護(hù)斷點(diǎn)）； 將有關(guān)的寄存器內(nèi)容和標(biāo)志PSW狀態(tài)壓入堆棧保留下來（保護(hù)現(xiàn)場(chǎng)）； 執(zhí)行中斷服務(wù)程序； 中斷返回，CPU將繼續(xù)執(zhí)行源主程序。5. 中斷類型號(hào)：為每個(gè)中斷源指定的一個(gè)編號(hào)。6. 中斷矢量：每一個(gè)終端服務(wù)程序有一個(gè)確定的入口地址叫中斷矢量。7. 中斷矢量表：把系統(tǒng)中所有的中斷矢量集中起來，按中斷類型號(hào)從小到 大的順序安排到存儲(chǔ)器的某一區(qū)域內(nèi)，存放中斷矢量的區(qū)域叫做中斷矢量表。第七章1. 定時(shí)器：以時(shí)鐘信號(hào)作為計(jì)數(shù)