Quartus Ⅱ入門教程一個Verilog程序的編譯和功能仿真_第1頁
Quartus Ⅱ入門教程一個Verilog程序的編譯和功能仿真_第2頁
Quartus Ⅱ入門教程一個Verilog程序的編譯和功能仿真_第3頁
Quartus Ⅱ入門教程一個Verilog程序的編譯和功能仿真_第4頁
Quartus Ⅱ入門教程一個Verilog程序的編譯和功能仿真_第5頁
已閱讀5頁,還剩6頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、(一個Verilog程序的編譯和功能仿真)Quartus 是Altera公司推出的專業(yè)EDA工具,支持原理圖輸入、硬件描述語言的輸入等多種輸入方式。硬件描述語言的輸入方式是利用類似高級程序的設(shè)計方法來設(shè)計出數(shù)字系統(tǒng)。接下來我們對這種智能的EDA工具進行初步的學習。使大家以后的數(shù)字系統(tǒng)設(shè)計更加容易上手。菜單欄快捷工具欄第一步:打開軟件任務(wù)管理窗口信息欄工作區(qū)資源管理窗口l 快捷工具欄:提供設(shè)置(setting),編譯(compile)等快捷方式,方便用戶使用,用戶也可以在菜單欄的下拉菜單找到相應的選項。l 菜單欄:軟件所有功能的控制選項都可以在其下拉菜單中找到。l 信息欄:編譯或者綜合整個過程的

2、詳細信息顯示窗口,包括編譯通過信息和報錯信息。注意以下命名要一致。所建工程的保存路徑第二步:新建工程(filenew Project Wizard)1工程名稱:頂層模塊名(芯片級設(shè)計為實體名),要求與工程名稱相同如果有已經(jīng)存在的文件就在該過程中添加,軟件將直接將用戶所添加的文件添加到工程中。工程名稱2添加已有文件(沒有已有文件的直接跳過next)3選擇芯片型號(我們選擇MAX3000A系列下的EPM3256AQC208-10芯片)(注:如果不下載到開發(fā)板上進行測試,這一步可以不用設(shè)置)選擇芯片快速搜索所需的芯片所選的芯片的系列型號4選擇仿真,綜合工具(第一次實驗全部利用quartus做,三項都

3、選None,然后next)選擇時序分析儀選擇第三方仿真工具,如果使用Quartus內(nèi)部仿真工具則選擇none選擇第三方綜合工具,如果使用Quartus內(nèi)部綜合工具則選擇none5工程建立完成(點finish)工程建立完成,該窗口顯示所建立工程所有的芯片,其他第三方EDA工具選擇情況,以及模塊名等等信息。第三步:添加文件(filenewVHDL file),新建完成之后要先保存。我們選擇Verilog HDL File設(shè)計文件格式既選擇Verilog文本輸入形式第四步:編寫程序以實現(xiàn)一個與門和或門為例,Verilog描述源文件如下:module test(a,b,out1,out2);input

4、 a,b;Output out1,out2;assignout1=a&b;assign out2=a | b;endmodule然后保存源文件;第五步:檢查語法(點擊工具欄的這個按鈕(start Analysis & synthesis)語法檢查成功,沒有error級別以上的錯誤該窗口顯示了語法檢查后的詳細信息,包括所使用的io口資源的多少等內(nèi)容,相應的英文名大家可以自己查閱點擊確定完成語法檢查第六步:(鎖定引腳,點擊工具欄的(pin planner)(注:如果不下載到開發(fā)板上進行測試,引腳可以不用分配)頂層某塊的輸入輸出口與物理的芯片端口想對應各個端口的輸入輸出類型雙擊location 為您

5、的輸入輸出配置引腳。選擇為使用端口選項卡第七步:整體編譯(工具欄的按鈕(start Complilation)該窗口給出綜合后代碼的資源使用情況既芯片型號等等信息。第八步:功能仿真(直接利用quratus進行功能仿真)1 將仿真類型設(shè)置為功能仿真(AssignmentssettingSimulator Settings下拉Function)Functional表示功能仿真,既不包括時序信息,timinng表示時序仿真。加入線及寄存器的延時信息2 建立一個波形文件:(newVector Waveform File)添加波形文件作為信號輸出文件,以便觀察信號的輸出情況然后導入引腳(雙擊Name下面

6、空白區(qū)域Node Finderlist點擊):點擊產(chǎn)生端口列表點擊如下圖添加信號雙擊彈出右邊的對話框接下來設(shè)置激勵信號(單擊選擇TimingMultiplied by 1)我們自定義的輸入信號設(shè)置輸入信號周期設(shè)置仿真的開始及結(jié)束時間設(shè)置b信號源的時候類同設(shè)置a信號源,最后一步改為Multiplied by 2然后要先生成仿真需要的網(wǎng)表(工具欄processingGenerate Functional Simulation Netlist)接下來開始仿真(仿真前要將波形文件保存,點擊工具欄開始仿真):由a,b 兩個信號經(jīng)過我們設(shè)計的模塊產(chǎn)生的結(jié)果觀察波形,剛好符合我們的邏輯。功能仿真通過。第九步:下載(點擊(Programmer),再點擊Hardware Setup配置下載電纜,單擊彈出窗口的“Add Hardware”按鈕,選擇并口下載ByteBlasterMV or ByteBlasterM

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論