第三模塊 組合邏輯電路

1、第三模塊：組合邏輯電路一、本模塊學(xué)習(xí)目標1、了解組合邏輯電路的定義2、掌握組合邏輯電路的分析3、掌握組合邏輯電路的設(shè)計4、熟悉邏輯函數(shù)式的最佳化問題5、熟悉中規(guī)模組合邏輯電路(譯碼器、編碼器、全加器、數(shù)據(jù)選擇器和數(shù)值比較器)的原理、功能和應(yīng)用6、中規(guī)模組合邏輯電路(譯碼器、編碼器、全加器、數(shù)據(jù)選擇器和數(shù)值比較器)的原理、功能和應(yīng)用7、了解組合邏輯電路的瞬態(tài)現(xiàn)象-競爭冒險二、本模塊重難點內(nèi)容1、組合邏輯電路在邏輯功能和電路結(jié)構(gòu)上的特點（與時序邏輯電路的區(qū)別）2、組合邏輯電路的設(shè)計方法和步驟，以及在使用小規(guī)模集成電路進行設(shè)計和用中規(guī)模集成組合邏輯電路模塊進行設(shè)計的區(qū)別。3、幾中常見的中規(guī)模集成組合

2、邏輯電路的邏輯功能和使用方法（會讀功能表，掌握擴展功能能的接法和附加控制端的各種應(yīng)用，用于組合邏輯電路設(shè)計的原理等。）4、定性了解組合邏輯電路中的競爭冒險現(xiàn)象及常用的消除方法三、本模塊問題釋疑1、列舉邏輯函數(shù)的四種表示方法？答：邏輯真值表、邏輯式、邏輯圖、卡諾圖和波形圖。2、什么是組合邏輯電路？答：在任何時刻，輸出狀態(tài)只決定于同一時刻名輸入狀態(tài)的組合，而先前狀態(tài)無關(guān)的邏輯電路稱為組合邏輯電路。3、 列出分析組合邏輯電路的步驟？答：分析步驟如下：a) 由邏輯圖寫出各輸出端的邏輯表達式；b) 化簡和變換名邏輯表達式；c) 列出真值表；d) 根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后確定其功能。

3、4、 列出設(shè)計組合邏輯電路的步驟。答：組合邏輯電路的設(shè)計步驟如下：a) 根據(jù)對電路邏輯功能的要求，列出真值表；b) 由真值表寫出邏輯表達式；c) 簡化和變換邏輯表達式，從而畫出邏輯圖。5、 為什么說在組合邏輯電路設(shè)計中正確列出真值表是最為關(guān)鍵的一步？答：在組合邏輯電路的設(shè)計中，真值表是邏輯表達式和邏輯電路圖的基礎(chǔ)。6、 什么是組合邏輯電路中的競爭冒險？引起競爭冒險的原因？答：由于從輸入到輸出的過程中，不同通路上門的級數(shù)不同，或者門電路平均延遲時間的差異，使信號從輸入經(jīng)不同通路傳輸?shù)捷敵黾壍臅r間不同，可能會使邏輯電路產(chǎn)生錯誤輸出，稱為競爭冒險。原因：主要是門電路的延遲時間產(chǎn)生的。7、 列出三種消

4、去競爭冒險的方法。答：三種消除競爭冒險的方法：發(fā)現(xiàn)并消掉互補變量；增加乘積項；輸出端并聯(lián)電容器。8、 什么是編碼？什么是優(yōu)先編碼？答：把二進制碼按一定的規(guī)律編排，使每組代碼具有一定的含義（代表某個數(shù)或控制信號）稱為編碼。幾個信號同時發(fā)出編碼請求，但在同一時刻按照信號的優(yōu)先級別只能對一個信號編碼，稱為優(yōu)先編碼。9、 什么是譯碼？什么是編碼？答：編碼是用數(shù)字或文學(xué)符號對一組事件或信息進行編號排隊的過程，例如將十進制的10個有效數(shù)字用10個4位二進制代碼來表示等等。譯碼則是編碼的反過程。將編好的數(shù)字或文學(xué)符號代碼按愿意翻譯成對應(yīng)的事件或信息，例如將編好的二進制代碼翻譯成對應(yīng)的十進制數(shù)字等等。10、什

5、么是非二進制編碼器？解：非二進制編碼器指輸入與輸出不滿足M=2n的關(guān)系。常用的非二進制編碼器是二十進制編碼器，是指用四位二進制代碼表示一位十進制數(shù)的編碼電路，也稱10線一4線編碼器11、二進制譯碼（編碼）和二一十進制譯碼（編碼）有何不同？答：兩種編碼或譯碼在本質(zhì)上是相同的，不同的只是二進制代碼全部逢2進位，而二一十進制則在10以內(nèi)按逢2進位，在10以上則逢10進位，因此二一十進制譯碼（編碼）器者以4位二進制為輸入（或輸出）代碼，組成一個單元電路，如4/7線顯示譯碼器。而二進制譯碼（編碼）器中代碼沒有一定的位數(shù)限制，可以有2位二進制如2/4線譯碼器或4/2線編碼器，3位二進制如3/8譯碼器或8/

6、3線編碼器等等。12、 什么是譯碼？什么是唯一地址譯碼？答：譯碼是編碼的逆過程，它的功能是將具有特定含義的二進制碼進行辨別，并轉(zhuǎn)換成控制信號。將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號稱為唯一地址譯碼。13、 半導(dǎo)體發(fā)光二極管顯示器的接法？答：半導(dǎo)體發(fā)光二極管顯示器的接法有兩種：共陽極和共陰極兩種接法。共陽極接法是各發(fā)光二極管陽極相接，對應(yīng)極接低電平時亮。共陰極接法是各發(fā)光二極管的陰極相接，對應(yīng)極接高電平時亮。14、 數(shù)據(jù)選擇器的主要特點？答：數(shù)據(jù)選擇器的主要特點：（1）具有標準與或表達式的形式。（2）提供了地址變量的全部最小項。（3）一般情況下，Di可以當(dāng)作一個變量處理。15、 利用數(shù)據(jù)選擇器

7、實現(xiàn)邏輯函數(shù)產(chǎn)生器的原理？答：因為任何組合邏輯函數(shù)總可以用最小項之和的標準形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項mi，可以實現(xiàn)任何所需的組合邏輯函數(shù)。16、 利用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)的步驟？答：根據(jù)已知輸出函數(shù)來構(gòu)成函數(shù)產(chǎn)生器的過程是：1) 將函數(shù)變換成最小項表達式；2) 根據(jù)最小項表達式確定各數(shù)據(jù)輸入端的二元常量。3) 什么是半加器？什么是全加器？其邏輯符號是什么？答：半加器和全加器是算術(shù)運算電路中的基本單元，它們是完成1位二進制數(shù)相加的一種組合邏輯電路。加法運算只考慮兩個加數(shù)本身，而不考慮低位的進位稱為半加。進加數(shù)。被加數(shù)和低位來的進位信號相加稱為全加。17、

8、 超前進位加法器和串行進位法器的區(qū)別是什么？答：串行進位加法器把每一位的進位信號送給下1位作為輸入信號，因此任1位的加法運算必須在低1位的運算完成之后才能進行。而超前進位加法器每位的進位只由加數(shù)和被加數(shù)決定，而與低位的進位無關(guān)。18、 為什么譯碼器可以實現(xiàn)邏輯函數(shù)？答：由變量譯碼器可知，它的每個輸出端都表示一個最小項，而任何函數(shù)都可寫成最小項表達式，利用這個特點，可以來實現(xiàn)邏輯函數(shù)。四、本模塊例題詳解圖3-4 題3-1電路圖【例3-1】1、分析圖3-4所示電路的邏輯功能。解：該電路有四個輸出函數(shù)，根據(jù)電路圖可以得到：；由邏輯表達式可以看出：、是一位半加器的輸出，、是一位全加器的輸出。所以，圖3

9、-4所示電路是兩個兩位二進制數(shù)與作加法的運算電路。2、試分析圖題所示邏輯電路的功能。全加器3、分析圖題所示邏輯電路的功能。二位加法電路4、怎樣用兩個半加器和門電路構(gòu)成全加器？解：其電路如下圖所示：圖3-5 題3-2電路圖【例3-2】 組合電路如圖3-5所示，試寫出函數(shù)表達式和分析邏輯功能。解：A、B、是原始變量，最后的輸出函數(shù)F和C的函數(shù)表達式為： 可以看出，該電路的邏輯功能是一位全加器。【例3-3】 一個組合邏輯電路有兩個控制信號和，要求：(1)時， (2) 時，(3) 時， (4) 時，試設(shè)計符合上述要求的邏輯電路。解：首先，列出函數(shù)F的真值表。把控制信號、與變量A、B都視為所求電路中的輸

10、入變量。變量在真值表中的排列由高位到低位的順序是。真值表如表3-1所示。然后，畫出函數(shù)F的卡諾圖，如圖3-6所示?；喓蟮玫胶瘮?shù)F的最簡與或式為最后，畫出電路圖。由于題中沒有限定門器件的種類，也沒有限定只使用原變量，所以在畫電路時就直接根據(jù)F邏輯式的需求使用與門、或門完成。電路圖如圖3-7所示。表3-1 例3-3真值表ABF00000000110010100110010010101101101011101000110010101001011011000110101110011111圖3-6 例3-3卡諾圖11 00 01 11 10ABC2C100011110 11 1 11 圖3-7 例3-

11、3電路圖 【例3-4】A請用3-8線譯碼器譯碼器和少量門器件實現(xiàn)邏輯函數(shù)3-8線譯碼CBA圖3-8 由譯碼器構(gòu)成函數(shù)F。解：從表中可知，對F進行變換可得：由譯碼器構(gòu)成的函數(shù)F的電路圖如圖3-8所示?！纠?-5】試用8選1數(shù)據(jù)選擇器構(gòu)成16選1的數(shù)據(jù)選擇器？解：連接電路圖如下：【例3-6】設(shè)計題1、應(yīng)用74151實現(xiàn)的邏輯功能。解：設(shè)計步驟如下：，用74151實現(xiàn)時取相應(yīng)的數(shù)據(jù)輸入D4=D5=D1=1，D0=D2=D3=D6=D7=0即可，邏輯如右圖所示。2、試用2輸入與非門和反相器設(shè)計一個4位的奇偶校驗器，即當(dāng)4位數(shù)中有奇數(shù)個1時輸出為0，否則輸出為1。3、某雷達站有3部雷達A、B、C，其中A

12、和B功率消耗相等，C的功率是A的功率的兩倍。這些雷達由兩臺發(fā)電機X和Y供電，發(fā)電機X的最大輸出功率等于雷達A的功率消耗，發(fā)電機Y的最大輸出功率是X的3倍。要求設(shè)計一個邏輯電路，能夠根據(jù)各雷達的啟動和關(guān)閉信號，以最節(jié)約電能的方式啟、停發(fā)電機。ABCXY00000001010101001101100101010111001111114、設(shè)計一個編碼器，其6個輸入信號和輸出三位代碼之間的對應(yīng)關(guān)系如表3.1所示。試用“或-非”門實現(xiàn)該編碼電路。表3.1輸 入輸 出 0 0 0 0 0 10 0 10 0 0 0 1 00 1 00 0 0 1 0 00 1 10 0 1 0 0 01 0 00 1 0 0 0 01 0 11 0 0 0 0 01 1 0解：列出變形后的真值表，然后得出三個輸出函數(shù)式。輸 入 輸 出 0 0