USB20接口通信回環(huán)

1、NANO2 開(kāi)發(fā)板實(shí)例之USB2.0 接口通信回環(huán)基于FPGA實(shí)現(xiàn)USB2.0接口通信，USB2.0PHY芯片是Cypress68013, 68013內(nèi)部集成8051內(nèi)核， USB2.0芯片讀寫(xiě)需要對(duì)8051核進(jìn)行固件配置。一 FX2 特性介紹11 介紹Cypress Semiconductor 公司的 EZUSB FX2 是世界上第一款集成USB2.0 的微處理器，它集成了 USB2.0 收發(fā)器、SIE（串行接口引擎）、增強(qiáng)的8051 微控制器和可編程的外圍接口。 FX2 這種獨(dú)創(chuàng)性結(jié)構(gòu)可使數(shù)據(jù)傳輸率達(dá)到FX2 中，智能SIE 可以硬件處理許多USB1.156Mbytes/s，即 USB2.

2、0 允許的最大帶寬。在和 USB2.0 協(xié)議，從而減少了開(kāi)發(fā)時(shí)間和確保了 USB 的兼容性。 GPIF（ General Programmable Interface ）和主 /從端點(diǎn) FIFO （ 8 位或 16 位數(shù)據(jù)總線）為 ATA 、 UTOPIA 、 EPP、 PCMCIA 和 DSP 等提供了簡(jiǎn)單和無(wú)縫連接接口。12 結(jié)構(gòu)CY7C68013 結(jié)構(gòu)圖如圖1 所示。它有三種封裝形式：56SSOP， 100TQFP 和 128TQFP。13 特征 內(nèi)嵌 480MBit/s 的收發(fā)器，鎖相環(huán)PLL ，串行接口引擎SIE集成了整個(gè)USB 2.0協(xié)議的物理層。 為適應(yīng) USB 2.0 的 48

3、0MBit/s 的速率， FIFO 端點(diǎn)可配置成2， 3， 4 個(gè)緩沖區(qū)。 內(nèi)嵌可工作在48MHz 的增強(qiáng)型8051，它具有以下特征：- 具有 256Byte 的寄存器空間，兩個(gè)串口，三個(gè)定時(shí)器，兩個(gè)數(shù)據(jù)指針。- 四個(gè)機(jī)器周期（工作在 48MHz 下時(shí)為 83.3ns）即組成一個(gè)指令周期。- 特殊功能寄存器（包括 I/O 口控制寄存器）可高速訪問(wèn)。- 應(yīng)用 USB 向量中斷，具有極短的ISR 響應(yīng)時(shí)間。- 只用作 USB 事務(wù)管理，控制，不參與數(shù)據(jù)傳輸，較好地解決了USB 高速模式的帶寬問(wèn)題。 “軟配置”USB 固件可由USB 總線下載，片上不需集成ROM 。 擁有四個(gè)FIFO 接口，可工作在

4、內(nèi)部或外部時(shí)鐘下。端點(diǎn)和 FIFO 接口的應(yīng)用使外部邏輯和 USB 總線可高速連接。 內(nèi)嵌通用可編程接口GPIF ，它是一個(gè)狀態(tài)機(jī)，可充當(dāng)主控制器，提供外部邏輯和USB 總線的“無(wú)膠粘貼” 。 一種單片USB 2.0 外設(shè)解決方案，不需要外部的協(xié)議物理層，F(xiàn)X2 把所有的功能集成在一個(gè)芯片上。二、 Slave FIFO 傳輸21 概述當(dāng)有一個(gè)與FX2芯片相連的外部邏輯只需要利用FX2做為一個(gè)USB 2.0接口而實(shí)現(xiàn)與主機(jī)的高速通訊，而它本身又能夠提供滿足Slave FIFO要求的傳輸時(shí)序，可以做為SlaveFIFO主控制器時(shí)，即可考慮用此傳輸方式。Slave FIFO傳輸?shù)氖疽鈭D如下：主FIF

5、O 端外收 發(fā) 器SlaveFIFO機(jī)點(diǎn)緩沖部和 SIE從控制器區(qū)邏8051 固件輯在這種方式下，F(xiàn)X2 內(nèi)嵌的 8051 固件的功能只是配置Slave FIFO 相關(guān)的寄存器以及控制FX2何時(shí)工作在Slave FIFO模式下。 一旦8051 固件將相關(guān)的寄存器配置完畢，且使自身工作在Slave FIFO 模式下后，外部邏輯（如FPGA ）即可按照Slave FIFO 的傳輸時(shí)序，高速與主機(jī)進(jìn)行通訊，而在通訊過(guò)程中不需要8051 固件的參與。2 2 硬件連接 (標(biāo)準(zhǔn) )在 Slave FIFO 方式下，外部邏輯與FX2 的連接信號(hào)圖如下：IFCLK ： FX2 輸出的時(shí)鐘，可做為通訊的同步時(shí)鐘

6、；FLAGA ， FLAGB ， FLAGC ， FLAGD ： FX2 輸出的 FIFO 狀態(tài)信息，如滿，空等；SLCS： FIFO的片選信號(hào)，外部邏輯控制，當(dāng)SLCS 輸出高時(shí)，不可進(jìn)行數(shù)據(jù)傳輸；SLOE ： FIFO 輸出使能，外部邏輯控制，當(dāng)SLOE無(wú)效時(shí)，數(shù)據(jù)線不輸出有效數(shù)據(jù)；SLRD ：FIFO 讀信號(hào)，外部邏輯控制， 同步讀時(shí)， FIFO 指針在 SLRD 有效時(shí)的每個(gè)IFCLK的上升沿遞增，異步讀時(shí)，F(xiàn)IFO 讀指針在SLRD 的每個(gè)有效無(wú)效的跳變沿時(shí)遞增；SLWR ：FIFO寫(xiě)信號(hào)，外部邏輯控制，同步寫(xiě)時(shí)，在SLWR有效時(shí)的每個(gè)IFCLK的上升沿時(shí)數(shù)據(jù)被寫(xiě)入，F(xiàn)IFO指針遞增

7、，異步寫(xiě)時(shí)，在SLWR的每個(gè)有效無(wú)效的跳變沿時(shí)數(shù)據(jù)被寫(xiě)入，F(xiàn)IFO寫(xiě)指針遞增；PKTEND：包結(jié)束信號(hào)，外部邏輯控制，在正常情況下，外部邏輯向FX2的FIFO中寫(xiě)數(shù)，當(dāng)寫(xiě)入FIFO端點(diǎn)的字節(jié)數(shù)等于FX2固件設(shè)定的包大小時(shí)，數(shù)據(jù)將自動(dòng)被打成一包進(jìn)行傳輸，但有時(shí)外部邏輯可能需要傳輸一個(gè)字節(jié)數(shù)小于FX2固件設(shè)定的包大小的包，這時(shí)，它只需在寫(xiě)入一定數(shù)目的字節(jié)后，聲明此信號(hào)，此時(shí)FX2硬件不管外部邏輯寫(xiě)入了多少字節(jié)，都自動(dòng)將之打成一包進(jìn)行傳輸；FD15:0：數(shù)據(jù)線；FIFOADR1:0 ：選擇四個(gè)FIFO 端點(diǎn)的地址線，外部邏輯控制。2 3 Slave FIFO的幾種傳輸方式2 3 1 同步 Slave

8、 FIFO 寫(xiě)同步 Slave FIFO 寫(xiě)的標(biāo)準(zhǔn)連接圖如下：同步 Slave FIFO 寫(xiě)的標(biāo)準(zhǔn)時(shí)序如下：IDLE ：當(dāng)寫(xiě)事件發(fā)生時(shí)，進(jìn)狀態(tài)1；狀態(tài) 1：使 FIFOADR1:0 指向 IN FIFO ，進(jìn)狀態(tài)2；狀態(tài) 2：如 FIFO 滿，在本狀態(tài)等待，否則進(jìn)狀態(tài)3；狀態(tài) 3：驅(qū)動(dòng)數(shù)據(jù)到數(shù)據(jù)線上，使SLWR 有效，持續(xù)一個(gè)IFCLK 周期，進(jìn)狀態(tài)4；狀態(tài) 4：如需傳輸更多的數(shù)，進(jìn)狀態(tài)2，否則進(jìn)狀態(tài) IDLE 。狀態(tài)跳轉(zhuǎn)示意圖如下：幾種情況的時(shí)序圖示意如下（FULL ， EMPTY ， SLWR ， PKTEND 均假定低有效） ：圖示 FIFO 中本來(lái)沒(méi)有數(shù)據(jù)，外部邏輯寫(xiě)入第一個(gè)數(shù)據(jù)時(shí)的情

9、況。圖示假定 FX2 設(shè)定包大小為 512 字節(jié)，外部邏輯向 FIFO 端點(diǎn)中寫(xiě)入的數(shù)據(jù)達(dá) 512 字節(jié)時(shí)的情況。此時(shí) FX2 硬件自動(dòng)將已寫(xiě)入的 512 字節(jié)打成一包準(zhǔn)備進(jìn)行傳輸，這個(gè)動(dòng)作就和在普通傳輸中， FX2 固件向 FIFO 端點(diǎn)中寫(xiě)入 512 字節(jié)后，把 512 這個(gè)數(shù)寫(xiě)入 EPxBC 中一樣，只不過(guò)這個(gè)過(guò)程是由硬件自動(dòng)完成的。 在這里可以看出 “ FX2 固件不參與數(shù)據(jù)傳輸過(guò)程”的含義了。外部邏輯只須按上面的時(shí)序圖所示的時(shí)序向 FIFO 端點(diǎn)中一個(gè)一個(gè)字節(jié)（或字）地寫(xiě)數(shù)， 寫(xiě)到一定數(shù)量， FX2 硬件自動(dòng)將數(shù)據(jù)打包傳輸， 這一切均不需固件的參與，由此實(shí)現(xiàn)高速數(shù)據(jù)傳輸。圖示的是FI

10、FO 端點(diǎn)被寫(xiě)滿時(shí)的情況。2 3 2 同步 Slave FIFO 讀：同步 Slave FIFO 讀的標(biāo)準(zhǔn)連接圖如下：同步 Slave FIFO 讀的標(biāo)準(zhǔn)時(shí)序如下：IDLE ：當(dāng)讀事件發(fā)生時(shí)，進(jìn)狀態(tài)1；狀態(tài) 1：使 FIFOADR1:0 指向 OUT FIFO ，進(jìn)狀態(tài)2；狀態(tài) 2：使 SLOE 有效，如 FIFO 空，在本狀態(tài)等待，否則進(jìn)狀態(tài)3；狀態(tài) 3：從數(shù)據(jù)線上讀數(shù)，使 SLRD 有效，持續(xù)一個(gè)IFCLK 周期，以遞增 FIFO 讀指針，進(jìn)狀態(tài) 4；狀態(tài) 4：如需傳輸更多的數(shù)，進(jìn)狀態(tài)2，否則進(jìn)狀態(tài)IDLE 。狀態(tài)跳轉(zhuǎn)示意圖如下：幾種情況的時(shí)序圖示意如下（FULL ， EMPTY ， SL

11、RD ， SLOE 均假定低有效） ：圖示正常情況時(shí)的時(shí)序。圖示 FIFO 被讀空時(shí)的情況。幾種情況的時(shí)序圖示意如下（FULL ， EMPTY ， SLWR ， PKTEND 均假定低有效） ：圖示 FIFO 中本來(lái)沒(méi)有數(shù)據(jù)，外部邏輯寫(xiě)入第一個(gè)數(shù)據(jù)時(shí)的情況。三、測(cè)試 USB 接口：對(duì)于 USB 接口的測(cè)試， 本次實(shí)驗(yàn)控制開(kāi)發(fā)板上面的USB 接口實(shí)現(xiàn)與PC 機(jī)的通信。用 usb2.0 線連接 pc 與開(kāi)發(fā)板usb 接口，先下載s3_dram.bit 程序，在沒(méi)有掉電的情況下，打開(kāi)相應(yīng)的EZ-USB 軟件 (ez-usb 為 usb2.0 接口 PC 端驅(qū)動(dòng)，安裝文件在“CY7C68013 開(kāi)發(fā)相關(guān)工具”目錄下 )。在使用前，接上USB2.0 接口到 PC 端， PC 端設(shè)備管理器可以識(shí)別到USB 設(shè)備，如果沒(méi)有識(shí)別到USB 設(shè)備，需要手動(dòng)安裝驅(qū)動(dòng)，驅(qū)動(dòng)文件為ezusbw2k.inf （測(cè)試目錄下）的文件，手動(dòng)選擇inf 所在目錄。位置如圖：.啟動(dòng)畫(huà)面如下圖：上圖表示連接可以進(jìn)行下面測(cè)試，通過(guò)EZ_