計(jì)算機(jī)原理分解實(shí)驗(yàn)1

1、計(jì)算機(jī)原理分解實(shí)驗(yàn)分解實(shí)驗(yàn)是為原理實(shí)驗(yàn)中的整機(jī)實(shí)驗(yàn)而進(jìn)行的準(zhǔn)備工作， 從邏輯功能上講每個(gè)實(shí)驗(yàn)都可以是與整機(jī)實(shí)驗(yàn)有關(guān)的一部分，各分解實(shí)驗(yàn)都能構(gòu)成一個(gè)獨(dú)立的邏輯功能，每個(gè)實(shí)驗(yàn)的邏輯規(guī)模都可以控制在實(shí)驗(yàn)臺(tái)的限制之內(nèi)。學(xué)生通過這些分解實(shí)驗(yàn)可以可以掌握計(jì)算機(jī)各個(gè)組成部分的工作原理，積累一些實(shí)驗(yàn)經(jīng)驗(yàn)和技巧，同時(shí)熟悉一些中、小規(guī)模器件的使用方法和性能，提高邏輯設(shè)計(jì)的能力。這樣在進(jìn)行邏輯規(guī)模較大的整機(jī)實(shí)驗(yàn)時(shí)，學(xué)生們就不會(huì)感到束手無策。TEC-5實(shí)驗(yàn)箱 數(shù)字邏輯和數(shù)字系統(tǒng)實(shí)驗(yàn)區(qū)簡(jiǎn)介這部分為用戶提供了通用的數(shù)字邏輯和數(shù)字系統(tǒng)實(shí)驗(yàn)平臺(tái)。它主要包括下列部分：實(shí)驗(yàn)臺(tái)左半部的10個(gè)雙列直插插座，ISP1032在系統(tǒng)編程芯

2、片及下載插座，6個(gè)數(shù)碼管及其驅(qū)動(dòng)電路，12個(gè)數(shù)據(jù)指示燈，小喇叭及其驅(qū)動(dòng)電路，16個(gè)電平撥動(dòng)開關(guān)，2個(gè)單脈沖按鈕。1 10個(gè)雙列直插插座這一部分在實(shí)驗(yàn)臺(tái)的左上部，實(shí)驗(yàn)時(shí)用于插中、小規(guī)模數(shù)字邏輯器件。注意：插座的電源和地都沒有連接。2 ispLSI1032 它位于實(shí)驗(yàn)臺(tái)的左下部，用于設(shè)計(jì)并實(shí)現(xiàn)復(fù)雜的數(shù)字邏輯或數(shù)字系統(tǒng)電路。它有1個(gè)下載插座，下載時(shí)下載電纜的一端插在下載插座上，另一端插在PC機(jī)并行口上，下載電纜將PC機(jī)和ispLSI1032連在一起。在PC機(jī)上運(yùn)行ispEXPERT工具軟件，輸入數(shù)字邏輯或數(shù)字系統(tǒng)的設(shè)計(jì)方案，進(jìn)行編譯、連接和適配，然后下載到ispLSI1032中去，就構(gòu)成了1個(gè)新的能

3、實(shí)現(xiàn)設(shè)計(jì)功能的器件。數(shù)字邏輯和數(shù)字系統(tǒng)中的綜合實(shí)驗(yàn)，就是用ispLSI1032實(shí)現(xiàn)的。3 六個(gè)數(shù)碼管及其驅(qū)動(dòng)電路為了能做較復(fù)雜的實(shí)驗(yàn)，比如電子時(shí)鐘和數(shù)字頻率計(jì)等實(shí)驗(yàn)，實(shí)驗(yàn)臺(tái)上安裝了6個(gè)共陽極數(shù)碼管。六個(gè)數(shù)碼管位于實(shí)驗(yàn)臺(tái)的上部中間。右邊5個(gè)數(shù)碼管各由一片BCD七段譯碼器/驅(qū)動(dòng)器74LS47驅(qū)動(dòng)。只需在各數(shù)碼管的4個(gè)輸入插孔（D為最高位，A為最低位）接入BCD碼，數(shù)碼管就顯示出相應(yīng)數(shù)字。當(dāng)測(cè)試端Test接低電平時(shí)，這5個(gè)數(shù)碼管都將顯示“8”，小數(shù)點(diǎn)也同時(shí)點(diǎn)亮。最左邊的一個(gè)數(shù)碼管由1片74LS240驅(qū)動(dòng)，可按段進(jìn)行控制。它的控制端為a、b、c、d、e、f、g、h。當(dāng)控制端接高電平時(shí)，則相應(yīng)的發(fā)光二極

4、管段點(diǎn)亮；當(dāng)控制端接低電平時(shí)，相應(yīng)的發(fā)光二極管熄滅。4 小喇叭及驅(qū)動(dòng)電路這部分由可控振蕩電路，喇叭及其驅(qū)動(dòng)電路組成。電路如圖1.4所示。圖1.4 小喇叭及驅(qū)動(dòng)電路當(dāng)DZ1用短路片短路時(shí)，它是一個(gè)可控聲源，可做報(bào)警或者報(bào)時(shí)使用。如果“控制”插孔接高電平，則振蕩電路輸出頻率為2KHz左右的方波，驅(qū)動(dòng)喇叭鳴叫。當(dāng)控制插孔接為低電平時(shí)，振蕩電路輸出低電平，喇叭不鳴叫。當(dāng)短路子DZ1開路時(shí)，可從“輸入”插孔向喇叭的驅(qū)動(dòng)三極管基極送控制信號(hào)。直接控制喇叭按希望的頻率變化發(fā)聲，做音樂實(shí)驗(yàn)用。5 單脈沖按鈕計(jì)算機(jī)組成原理實(shí)驗(yàn)中使用的啟動(dòng)按鈕QD和復(fù)位按鈕CLR#，在數(shù)字邏輯和數(shù)字系統(tǒng)實(shí)驗(yàn)中作為單脈沖按鈕使用。

5、每個(gè)按鈕按下后都能輸出1個(gè)正脈沖和1個(gè)負(fù)脈沖。不過由于在計(jì)算機(jī)組成原理中，QD按鈕使用的是正脈沖，CLR#按鈕使用的是負(fù)脈沖，因此在數(shù)字邏輯和數(shù)字系統(tǒng)實(shí)驗(yàn)中，最好使用QD按鈕產(chǎn)生的負(fù)脈沖和CLR#按鈕產(chǎn)生的正脈沖。6 電平開關(guān)K0-K15在計(jì)算機(jī)組成原理實(shí)驗(yàn)中使用的模擬數(shù)據(jù)通路控制信號(hào)開關(guān)K15-K0在數(shù)字邏輯和數(shù)字系統(tǒng)實(shí)驗(yàn)中作為普通的電平開關(guān)使用。7 12個(gè)發(fā)光二極管12個(gè)發(fā)光二極管位于TEC-5的下部中間位置，用于指示信號(hào)的高低電平，信號(hào)輸入孔L0L11接入高電平時(shí)，相應(yīng)的二極管點(diǎn)亮，信號(hào)輸入孔L0L11接入低電平時(shí)，相應(yīng)的二極管熄滅。實(shí)驗(yàn)一 基本邏輯門邏輯實(shí)驗(yàn)一、 實(shí)驗(yàn)?zāi)康? 掌握TTL

6、常用邏輯門輸入與輸出之間的邏輯關(guān)系。2 熟悉TTL中、小規(guī)模集成電路的外型、管腳和使用方法。二、 實(shí)驗(yàn)所用器件和儀表1. 二輸入四異或門 74LS86 1片2. 三態(tài)輸出四總線緩沖門74LS125 1片3. 四位二進(jìn)制計(jì)數(shù)器 74LS161 1片4. 3-8譯碼器 74LS138 1片三、 實(shí)驗(yàn)內(nèi)容測(cè)試74LS86、125、138、161集成電路模塊，分析其輸入和輸出之間的邏輯關(guān)系。四、 實(shí)驗(yàn)提示1將被測(cè)器件插入實(shí)驗(yàn)臺(tái)上相應(yīng)的插座中。2將器件的gnd（地）與實(shí)驗(yàn)臺(tái)的“地（GND）”連接，將器件的vcc（高電平）與實(shí)驗(yàn)臺(tái)的+5V連接。3用實(shí)驗(yàn)臺(tái)的電平開關(guān)輸出作為被測(cè)器件的輸入。撥動(dòng)開關(guān)，則改變器

7、件的輸入電平。4將被測(cè)器件的輸出引腳與實(shí)驗(yàn)臺(tái)上的電平指示燈連接。指示燈亮表示輸出電平為1，指示燈滅表示輸出電平為0。五、 例子：實(shí)驗(yàn)接線圖及實(shí)驗(yàn)結(jié)果（真值表及語言描述）74LS86中包含4個(gè)異或門，下面各畫出測(cè)試第一個(gè)邏輯門邏輯關(guān)系的接線圖及測(cè)試結(jié)果。測(cè)試其他邏輯門時(shí)的接線圖與之類似。圖中的K1、K2是電平開關(guān)輸出，LED0是電平指示燈。測(cè)試74LS86邏輯關(guān)系接線圖及測(cè)試結(jié)果 輸 入 輸 出 引腳1 引腳2 引腳3 L L L L H H H L H H H L測(cè)試74LS86邏輯關(guān)系接線圖 74LS68真值表實(shí)驗(yàn)二 時(shí)序系統(tǒng)一、實(shí)驗(yàn)?zāi)康模赫莆沼?jì)算機(jī)實(shí)驗(yàn)中時(shí)序系統(tǒng)的設(shè)計(jì)方法。設(shè)計(jì)一個(gè)基本時(shí)序

8、系統(tǒng)，該系統(tǒng)具有4個(gè)節(jié)拍電平及四相工作脈沖，其時(shí)序關(guān)系參閱下圖中的M0M3，T0T3。時(shí)序圖二、實(shí)驗(yàn)方案: 時(shí)序試驗(yàn)結(jié)構(gòu)圖三、實(shí)驗(yàn)要求： 開關(guān)數(shù)據(jù)為移位器預(yù)置0001。 選用適當(dāng)方案，設(shè)計(jì)出實(shí)驗(yàn)線路圖。 設(shè)計(jì)試驗(yàn)步驟。 利用指示燈觀察實(shí)驗(yàn)現(xiàn)象，寫出實(shí)驗(yàn)報(bào)告。四、參考器件：計(jì)數(shù)器可以采用74LS161；譯碼器采用74LS138；移位寄存器采用74LS194；反相器采用74LS04。實(shí)驗(yàn)三 二進(jìn)制補(bǔ)碼加法器一、實(shí)驗(yàn)?zāi)康模?根據(jù)補(bǔ)碼加法器的模型，理解數(shù)據(jù)流及其時(shí)序關(guān)系。 掌握加法器實(shí)現(xiàn)補(bǔ)碼加、減運(yùn)算的基本原理。二、實(shí)驗(yàn)方案： 本實(shí)驗(yàn)運(yùn)算器模型，可分為數(shù)據(jù)運(yùn)算以及符號(hào)位的產(chǎn)生兩部分。補(bǔ)碼加、減運(yùn)算器結(jié)

9、構(gòu)圖三、實(shí)驗(yàn)要求： 數(shù)據(jù)寬度為4位，設(shè)計(jì)出實(shí)驗(yàn)線路圖。 設(shè)計(jì)試驗(yàn)步驟。 使用開關(guān)進(jìn)行數(shù)據(jù)加載，完成補(bǔ)碼加、減運(yùn)算。 符號(hào)位運(yùn)算采用雙符號(hào)位，累加器應(yīng)有清零控制。 通過指示燈觀察運(yùn)算結(jié)果，記錄實(shí)驗(yàn)現(xiàn)象，寫出實(shí)驗(yàn)報(bào)告。四、參考器件：累加器選用一片74LS273。加法器用兩片74 LS283。原、反碼控制器用一片74LS86.溢出判斷用一片74LS86。實(shí)驗(yàn)四 RAM實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模?了解半導(dǎo)體靜態(tài)隨機(jī)讀寫存儲(chǔ)器RAM的工作原理及其使用方法。 掌握半導(dǎo)體存儲(chǔ)器的字、位擴(kuò)展技術(shù)。二、實(shí)驗(yàn)方案：RAM實(shí)驗(yàn)結(jié)構(gòu)圖三、實(shí)驗(yàn)要求： 采用1K x 4 的芯片，構(gòu)成1K x 8的存儲(chǔ)器。 選擇五個(gè)不連續(xù)的存貯單

10、元地址，分別存入不同內(nèi)容，作單個(gè)存貯器單元的 讀/寫操作實(shí)驗(yàn)。 采用1K x 4 的芯片，構(gòu)成2K x 8的存儲(chǔ)器。 必須使用譯碼器進(jìn)行擴(kuò)展（三輸入都用，接開關(guān)）。 選擇五個(gè)不連續(xù)的存貯單元地址，分別存入不同內(nèi)容，作單個(gè)存貯器單元的 讀/寫操作實(shí)驗(yàn)。 選用適當(dāng)芯片，根據(jù)各種控制信號(hào)的極性和時(shí)序要求，設(shè)計(jì)出實(shí)驗(yàn)線路圖。 分別設(shè)計(jì)試驗(yàn)步驟。 使用開關(guān)進(jìn)行數(shù)據(jù)加載，通過指示燈顯示實(shí)驗(yàn)結(jié)果，記錄試驗(yàn)現(xiàn)象，寫出實(shí)驗(yàn)報(bào)告。給出字?jǐn)U展試驗(yàn)中每片RAM芯片的地址范圍。四、參考器件： RAM采用兩片MM2114 隔離部件采用74LS125 譯碼器采用74LS138 備注：為簡(jiǎn)化試驗(yàn)，地址可只用低4位（其余地址可

11、接地）。附錄：常用實(shí)驗(yàn)器件引腳圖1、六反相器74LS042、四2輸入異或門74LS863、三態(tài)輸出的四總線緩沖門74LS1254、3-8譯碼器 74LS1385、8D觸發(fā)器74LS2736、74LS194（雙向移位寄存器）功能表：a、b、c、d=分別為A、B、C 或D 輸入端上穩(wěn)定狀態(tài)輸入的電平。QAO、QBO、QCO、QDO=在已建立穩(wěn)定狀態(tài)輸入條件之前QA、QB、QC、QD 相應(yīng)的電平。QAn、QBn、QCn、QDn=在時(shí)鐘最新躍變之前的QA、QB、QC、QD 的電平。H=高電平 L=低電平 =不定 =從低電平轉(zhuǎn)換到高電平7、74LS161（四位同步二進(jìn)制加法計(jì)數(shù)器）CO為進(jìn)位輸出端。功能表8、74LS 283（快速進(jìn)位四位二進(jìn)制全加器）功能表9、INTEL2114靜態(tài)存儲(chǔ)器Intel2114RAM 存儲(chǔ)器芯片為雙列直插式集成電路芯片，共有 18 個(gè)引腳，引腳圖如圖