微機(jī)原理與接口技術(shù)6章

1、微機(jī)原理與接口技術(shù)微機(jī)原理與接口技術(shù)第六章第六章半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器可以分為雙極型和金屬氧化物半導(dǎo)體型兩類。（1）雙極型雙極型由TTL晶體管邏輯電路構(gòu)成，在微機(jī)系統(tǒng)中常用作高速緩存器（Cache）。特點(diǎn)：工作速度快，與CPU處在同一量級(jí)；集成度較低、功耗大、價(jià)格偏高。（2）金屬氧化物半導(dǎo)體型金屬氧化物半導(dǎo)體型又稱MOS型，在微機(jī)系統(tǒng)中主要用來構(gòu)造內(nèi)存。根據(jù)制造工藝，可分為NMOS、HMOS、CMOS、CHMOS等，可用來制作多種半導(dǎo)體存儲(chǔ)器件，如靜態(tài)RAM、動(dòng)態(tài)RAM、EPROM等。特點(diǎn)是集成度高、功耗低、價(jià)格便宜，但速度較雙極型器件慢。按制造工藝分類按制造工藝分類第第6章章 半導(dǎo)體存儲(chǔ)器

2、半導(dǎo)體存儲(chǔ)器按存儲(chǔ)器存取方式分類：按存儲(chǔ)器存取方式分類：按存放信息原理不同隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM(Random Access Memory) 只讀存儲(chǔ)器只讀存儲(chǔ)器ROM (Read-Only Memory) 靜態(tài)靜態(tài)RAM動(dòng)態(tài)動(dòng)態(tài)RAM非易失非易失RAM掩膜掩膜ROM（MROM）可編程可編程ROM（PROM）可擦除編程可擦除編程ROM（EPROM）電擦除電擦除PROM（EEPROM）按工藝不同隨機(jī)存取存儲(chǔ)器RAM 靜態(tài)RAM（Static RAM，SRAM） 靜態(tài)RAM：用46個(gè)MOS管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)單元；因此，集成度較低，成本也較高； 由電路的結(jié)構(gòu)保證存儲(chǔ)的信息不會(huì)丟失

3、（不停電時(shí)）； 由于不需要刷新，工作速度較高 一般用于規(guī)模較小的快速存儲(chǔ)器。靜態(tài)RAM 單端口SRAM：只有一組地址、數(shù)據(jù)和讀寫控制信號(hào)； 雙端口SRAM：有兩組獨(dú)立的地址、數(shù)據(jù)和讀寫控制信號(hào)。 SRAM還在CPU中用作高速緩存Cache，以改善CPU的性能。隨機(jī)存取存儲(chǔ)器RAM動(dòng)態(tài)RAM（Dynamic RAM，DRAM） 動(dòng)態(tài)RAM：由一個(gè)MOS管組成基本存儲(chǔ)單元，依靠MOS管的柵極電容來存儲(chǔ)信息，因?yàn)闁艠O電阻高，使信息可以在柵極上保留一段時(shí)間； 但柵極電容上的信息還是要丟失的，因此動(dòng)態(tài)RAM需要定時(shí)地刷新； 由于集成度高，成本低，適合制作大規(guī)模和超大規(guī)模集成電路。只讀存儲(chǔ)器ROM ROM

4、的分類和特點(diǎn)： 掩摸ROM，用掩摸改變MOS管的連接，也就是改變芯片存儲(chǔ)的信息。適于成批生產(chǎn)。 可編程ROM，即PROM?？梢袁F(xiàn)場(chǎng)寫入信息，但只能寫入一次。 可擦除可改寫的EPROM?？啥啻尾脸?，多次改寫。有用紫外線擦除的UVEPROM和用電擦除改寫的EEPROM，或稱E2PROM。半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo) 存儲(chǔ)容量：半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息量 用NM表示，N為存儲(chǔ)單元數(shù)，M為每個(gè)存儲(chǔ)單元存儲(chǔ)信息的位數(shù)。 例例6-1 某存儲(chǔ)器芯片的地址線為16位，存儲(chǔ)字長(zhǎng)為8位，則其存儲(chǔ)容量為多少？ 解：解：若某存儲(chǔ)器芯片有M位地址總線、N位數(shù)據(jù)總線其存儲(chǔ)容量為N位。該存儲(chǔ)器

5、芯片中M為16位，N為8位，則其存儲(chǔ)容量為8位=64K8位。字?jǐn)?shù)每個(gè)字的字長(zhǎng)半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo) 存儲(chǔ)速度 可以用兩個(gè)時(shí)間參數(shù)表示： 存取時(shí)間（Access Time）TA，定義為從啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間。 存儲(chǔ)周期（Memory Cycle）TMC，定義為啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔。 存儲(chǔ)速度取決于內(nèi)存儲(chǔ)器的具體結(jié)構(gòu)及工作機(jī)制。半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo) 可靠性 存儲(chǔ)器的可靠性用平均故障間隔時(shí)間（MTBF，Mean Time Between Failures）來衡量，MTBF越長(zhǎng)，可靠性越高。 性能/價(jià)格比 性能主要包括上述三項(xiàng)指標(biāo)存儲(chǔ)容量、存

6、儲(chǔ)速度和可靠性。 對(duì)不同用途的存儲(chǔ)器有不同的要求 有的存儲(chǔ)器要求存儲(chǔ)容量大，選擇芯片時(shí)就以存儲(chǔ)容量為主，有的存儲(chǔ)器如高速緩沖器，則要求以存儲(chǔ)速度為主。半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu) 隨機(jī)存儲(chǔ)器（RAM） 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） 典型的靜態(tài)RAM芯片 典型的靜態(tài)RAM芯片如HM 6116（2K8位），6264（8K8位），62128（16K8位）和62256（32K8位）等。61166116是一種20488位的高速靜態(tài)CMOS隨機(jī)存取存儲(chǔ)器，其基本特征是：（1）高速度存取時(shí)間為100ns/120ns/150ns/200ns（分別以611610、611612、611615、611620為標(biāo)志。（2）低功耗

7、 運(yùn)行時(shí)為150mW，空載時(shí)為100mW。（3）與TTL兼容。（4）管腳引出與標(biāo)準(zhǔn)的2K8b的芯片（例如2716芯片）兼容。（5）完全靜態(tài)無需時(shí)鐘脈沖與定時(shí)選通脈沖。SRAM 6116的引腳的引腳 SRAM 6116的工作方式 片選信號(hào)、寫允許信號(hào)和輸出允許信號(hào)的組合控制SRAM 6116芯片的工作方式 SRAM 6116的內(nèi)部功能框圖 靜態(tài)RAM的結(jié)構(gòu)2K*816KbitSRAM 6264 容量為8K8位 地址線13條，即A12A0； 數(shù)據(jù)線8條即I/O8I/O1SRAM 6264 6264運(yùn)行方式WECS1CS2OE方方式式I/OH未未選選中中高高阻阻L未未選選中中高高阻阻HLHH輸輸出出

8、禁禁止止高高阻阻HLHL讀讀OUTLLHH寫寫INLLHL寫寫IN隨機(jī)存儲(chǔ)器RAM 靜態(tài)RAM 靜態(tài)RAM的引腳：數(shù)據(jù)線：由RAM的位數(shù)決定；地址線：由RAM的單元數(shù)決定；控制線：CE：片選，有效時(shí)，芯片才工作； WE：讀寫控制，為0時(shí)寫，為1時(shí)讀； OE：輸出控制，為0時(shí)，允許輸出。 和CPU的連接。動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） 信號(hào)存儲(chǔ)在電容C上。 行選擇信號(hào)有效時(shí)可以刷新，也可以讀出，但讀出時(shí)必須列選擇信號(hào)也有效。 破壞性讀出 為使Cs上讀出后仍能保持原存信息（電荷），刷新放大器需要對(duì)這些電容進(jìn)行重寫操作，以補(bǔ)充電荷使之保持原信息不變-回寫（刷新）。 典型的動(dòng)態(tài)RAM芯片 為了降低芯片的功

9、耗，保證足夠的集成度，減少芯片對(duì)外封裝引腳數(shù)目和便于刷新控制，DRAM芯片都設(shè)計(jì)成位結(jié)構(gòu)形式，即每個(gè)存儲(chǔ)單元只有一位數(shù)據(jù)位 一個(gè)芯片上含有若干字，如4K1位，8K1位，16K1位， 64K1位或256K1位等。 存儲(chǔ)體的這一結(jié)構(gòu)形式是DRAM芯片的結(jié)構(gòu)特點(diǎn)之一。 DRAMIntel 2164 Intel 2164是64K1位的DRAM芯片， 基本特征：（1）存取時(shí)間為150ns/200ns（分別以2164A-15、2164A-20為標(biāo)志）。（2）低功耗，工作時(shí)最大為275mW，維持時(shí)最大為27.5mW。（3）每2ms需刷新一遍，每次刷新512個(gè)存儲(chǔ)單元，2ms內(nèi)需有128個(gè)刷新周期。Intel

10、 2164A的引腳 動(dòng)態(tài)RAM 動(dòng)態(tài)RAM的位數(shù)都是1位； 動(dòng)態(tài)RAM的地址引腳只是實(shí)際地址線的一半。 為保證地址正確讀入，有行、列地址控制輸入CAS和RAS，控制輸入有效時(shí)，分別讀入一半地址。 2164是64K1位RAM。22164結(jié)構(gòu)框圖結(jié)構(gòu)框圖只讀存儲(chǔ)器（ROM） 掩摸ROM 生產(chǎn)廠家根據(jù)用戶需要在ROM的制作階段，通過“掩膜”工序?qū)⑿畔⒆龅叫酒?，適合于批量生產(chǎn)和使用。 掩膜ROM制成后，用戶不能修改?？刹量删幊蘎OM（EPROM） 基本存儲(chǔ)單元電路 核心部件是FAMOS場(chǎng)效應(yīng)管（Floationg grid Avalanche injection MOS） 典型的EPROM芯片 EP

11、ROM芯片常用的有： 2716（2K8） 2732（4K8） 2764（8K8） 27128（16K8） 27256（32K8） 27512（64K8）等。Intel 2732A Intel 2732A是一種4K8b的EPROM 12條地址線A11A0 8條數(shù)據(jù)線O7O0。 為芯片允許信號(hào)，用來選擇芯片； 為輸出允許信號(hào)，用來把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當(dāng)這兩條控制線同時(shí)有效時(shí)，才能從輸出端得到讀出的數(shù)據(jù)。 CEOE2732A的工作方式 2732A有6種工作方式 存儲(chǔ)器系統(tǒng)設(shè)計(jì) 存儲(chǔ)器系統(tǒng)設(shè)計(jì)： 首先應(yīng)該確定整機(jī)存儲(chǔ)容量，再根據(jù)需要確定選用存儲(chǔ)芯片的類型和數(shù)量 劃分RAM、ROM區(qū)，畫出地址分配

12、圖 并根據(jù)地址分配圖確定譯碼方法 最后選用合適器件，畫出譯碼電路圖。 存儲(chǔ)器系統(tǒng)設(shè)計(jì) 存儲(chǔ)器芯片的選擇： 根據(jù)存儲(chǔ)器的容量和芯片的容量決定需要存儲(chǔ)器芯片的數(shù)目：T=總?cè)萘?單片容量注意：總?cè)萘渴谴鎯?chǔ)器單元數(shù)8如：64KB存儲(chǔ)器需要2164（64K1位）：(64K8) / (64K1)=8片 根據(jù)需要選擇靜態(tài)或動(dòng)態(tài)RAM主存儲(chǔ)器設(shè)計(jì) 存儲(chǔ)器地址分配 對(duì)于8086CPU存儲(chǔ)器地址和外設(shè)地址可以分開考慮。但對(duì)有些CPU，必須將存儲(chǔ)器和外設(shè)的地址統(tǒng)一考慮。 8086的低端存儲(chǔ)區(qū)(00000H003FFH)是用作中斷地址表，不能用作一般的程序區(qū)。 8086的高端(FFFF0H)是復(fù)位后的程序入口，使用時(shí)

13、必須要注意。主存儲(chǔ)器設(shè)計(jì) 存儲(chǔ)器芯片和CPU的連接 數(shù)據(jù)線：CPU的數(shù)據(jù)總線和存儲(chǔ)器的數(shù)據(jù)線直接連接。當(dāng)存儲(chǔ)器芯片的數(shù)據(jù)線不足8位時(shí)，需要幾個(gè)芯片并聯(lián)，使數(shù)據(jù)線數(shù)目和CPU需要的一致。 存儲(chǔ)器芯片并聯(lián)時(shí)，地址線、控制線是并聯(lián)的，但數(shù)據(jù)線是單獨(dú)地接到數(shù)據(jù)總線。 這時(shí)的要求是同樣的地址能選中并聯(lián)在一起的幾個(gè)芯片。用用Intel 2148 1K4位的位的RAM芯片組成芯片組成1K8位的存儲(chǔ)器位的存儲(chǔ)器 A9A0D7D4D3D021482148D3D0D3D0A9A0A9A0MWWRWR主存儲(chǔ)器設(shè)計(jì) 8086 CPU與存儲(chǔ)器連接的控制信號(hào)主要有：地址鎖存信號(hào)ALE、選擇信號(hào)，讀/寫信號(hào)和，準(zhǔn)備就緒信號(hào)

14、READY等， 存儲(chǔ)器控制信號(hào)將與CPU上述的一些對(duì)應(yīng)信號(hào)線相連。主存儲(chǔ)器設(shè)計(jì) 存儲(chǔ)器的尋址方法地址線的連接 要求：CPU發(fā)出一個(gè)地址，只能找到一片（或一組）存儲(chǔ)器芯片。 一般在總線上，總是有多組存儲(chǔ)器芯片，存儲(chǔ)器尋址就是要區(qū)分這些存儲(chǔ)器芯片。 存儲(chǔ)器芯片的地址線一般總是少于CPU的地址線，也就是說，除了直接連接到存儲(chǔ)器芯片的地址線外，還有一些沒有連接的地址線。這些地址線將通過譯碼器形成存儲(chǔ)器芯片的高位地址。地址線的連接 根據(jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把CPU的地址線分為芯片外（指存儲(chǔ)器芯片）地址和芯片內(nèi)的地址 片外地址經(jīng)地址譯碼器譯碼后輸出，作為存儲(chǔ)器芯片的片選信號(hào)，用來選中CP

15、U所要訪問的存儲(chǔ)器芯片。 片內(nèi)地址線直接接到所要訪問的存儲(chǔ)器芯片的地址引腳，用來直接選中該芯片中的一個(gè)存儲(chǔ)單元。 片外地址譯碼電路實(shí)現(xiàn)片選的方法有3種：線選法、全譯碼法和部分譯碼法。主存儲(chǔ)器設(shè)計(jì) 線選法 用一條多余的地址線連接一片存儲(chǔ)器芯片，可以直接連接，或通過反相器連接。 用線選法尋址，需要增加的硬件電路最少，甚至不需要增加任何硬件。 但是，線選法所選擇的芯片的地址是不連續(xù)的，在使用中不方便。此外，線選法會(huì)產(chǎn)生不可以使用的地址，地址的利用率受到影響.。線選法存儲(chǔ)器譯碼電路 主存儲(chǔ)器設(shè)計(jì) 四片存儲(chǔ)器芯片的地址分別是： A15 A14 A13 A12 A11 A0芯片地址 1 1 1 0 0 0

16、 E000H EFFFH1 1 1 1 0 1 0 0 D000H DFFFH1 1 1 0 1 1 0 0 B000H BFFFH1 1 0 1 1 1 0 0 7000H 7FFFH1 1線選法 A19A16可取16種不同的組合，因此，每一片2732都對(duì)應(yīng)著16個(gè)不同的地址空間。這樣多個(gè)存儲(chǔ)地址可以選中同一個(gè)存儲(chǔ)字的情況稱為“地址重疊”。主存儲(chǔ)器設(shè)計(jì) 部分譯碼： 用多余地址線的一部分加到譯碼器，用譯碼器的輸出控制存儲(chǔ)器芯片的片選端。 各芯片的地址可以保證是連續(xù)的。 由于還有一部分地址線沒有參加尋址，這些地址線的信號(hào)值可以是任意的。結(jié)果是使得每個(gè)芯片的地址區(qū)不是唯一的，也就是存在著地址的重疊

17、區(qū)。部分譯碼尋址存儲(chǔ)器部分譯碼尋址存儲(chǔ)器主存儲(chǔ)器設(shè)計(jì)設(shè)“”取“0”，則四個(gè)存儲(chǔ)器芯片的地址范圍為：#1： 08000H087FFH ；#2：08800H08FFFH ；#3：09000H097FFH ；#4：0A000H0A7FFH。主存儲(chǔ)器設(shè)計(jì) 全譯碼 用全部多余的地址線加到譯碼器，用譯碼器輸出控制存儲(chǔ)器芯片的片選端。 由于全部地址線都參加譯碼，存儲(chǔ)器芯片的地址將是唯一的。 一般來說，全譯碼需要的譯碼器比較復(fù)雜，譯碼器的輸出可能沒有全部使用。 適當(dāng)?shù)剡B接譯碼器，可以即達(dá)到全譯碼的效果，譯碼器也不太復(fù)雜。主存儲(chǔ)器設(shè)計(jì) 此時(shí)，單片2764（8K8 位，EPROM）在高位地址A19A13=1110

18、000時(shí)被選中，因此其擁有唯一地址范圍為0E0000H0E1FFFH。 主存儲(chǔ)器設(shè)計(jì)CPU總線的負(fù)載能力在微型機(jī)系統(tǒng)中，CPU通過總線與存儲(chǔ)器芯片連接，而CPU的總線驅(qū)動(dòng)能力有限。一般輸出線的直流負(fù)載能力為帶一個(gè)TTL負(fù)載，但存儲(chǔ)器芯片多為MOS電路，直流負(fù)載很小，主要負(fù)載為電容負(fù)載。因此在小型系統(tǒng)中，CPU可直接與存儲(chǔ)器芯片連接，然而在與大容量的存儲(chǔ)器連接時(shí)，還是應(yīng)考慮總線的驅(qū)動(dòng)問題。CPU時(shí)序與存儲(chǔ)器芯片存取速度的配合問題在考慮存儲(chǔ)器與CPU連接時(shí)，必須考慮存儲(chǔ)器芯片的工作速度是否能與CPU的讀/寫時(shí)序相匹配問題，應(yīng)從存儲(chǔ)器芯片工作時(shí)序和CPU時(shí)序兩個(gè)方面來考慮。高速緩存（高速緩存（Cache)Cache)1）為什么需要高速緩存？）為什么需要高速緩存？ CPU工作速度與內(nèi)存工作速度不匹配工作速度與內(nèi)存工作速度不匹配 解決方法： CPU插入等待周期降低了運(yùn)行