數(shù)字電路與邏輯設計實驗指導書

1、數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗一、實驗目的一、實驗目的l. 掌握三態(tài)門的邏輯功能和使用方法。掌握三態(tài)門的邏輯功能和使用方法。2. 2. 掌握用三態(tài)門構成總線的特點和方法。掌握用三態(tài)門構成總線的特點和方法。 3. 3. 初步學會用示波器測量簡單的數(shù)字波形。初步學會用示波器測量簡單的數(shù)字波形。 數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗2二、實驗所用器件和儀表二、實驗所用器件和儀表 1. 二輸入四與非門 74LS00 1片2. 三態(tài)輸出的四總線

2、緩沖門 74LS125 1片 3. 萬用表 1塊4. 示波器 1臺數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗3三、實驗基本原理三、實驗基本原理 TTL三態(tài)輸出門是一種特殊特殊的門電路，它與普通的TTL門電路結構不同，它的輸出端除了通常的高電平高電平、低電平低電平兩種狀態(tài)外（這兩種狀態(tài)均為低阻狀態(tài)），還有第三種輸出狀態(tài)高阻狀態(tài)高阻狀態(tài)，處于高阻狀態(tài)時，電路與負載之間相當于開路相當于開路。 數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗4ENEN 三態(tài)輸出門按

3、邏輯功能及控制方式來分有各三態(tài)輸出門按邏輯功能及控制方式來分有各種不同類型，本實驗所用三態(tài)門的型號是種不同類型，本實驗所用三態(tài)門的型號是74LS125三態(tài)輸出四總線緩沖器，圖三態(tài)輸出四總線緩沖器，圖3.1(a)是三是三態(tài)輸出四總線緩沖器的邏輯符號，它有一個控制態(tài)輸出四總線緩沖器的邏輯符號，它有一個控制端（又稱禁止端或使能端）端（又稱禁止端或使能端）EN，EN0為正常工為正常工作狀態(tài)，實現(xiàn)作狀態(tài)，實現(xiàn)YA的邏輯功能；的邏輯功能；EN1為禁止狀為禁止狀態(tài)，輸出態(tài)，輸出Y呈現(xiàn)高阻狀態(tài)。這種在控制端加低電呈現(xiàn)高阻狀態(tài)。這種在控制端加低電平時電路才能正常工作的工作方式稱為低電平使平時電路才能正常工作的工

4、作方式稱為低電平使能。能。數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗5圖圖3.1(b)為為74LS125引腳排列。表引腳排列。表3.1為功能表。為功能表。EN(a) (b) 圖3.1 74LS125三態(tài)四總線緩沖器邏輯符號及引腳排列 數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗6 三態(tài)電路主要用途之一是實現(xiàn)三態(tài)電路主要用途之一是實現(xiàn)總線傳輸總線傳輸，即用一個，即用一個傳輸通道傳輸通道( (稱總線稱總線) )，以選通方式傳送多路信息。圖，以選通方式傳送多路

5、信息。圖3.23.2所示，電路中把若干個三態(tài)所示，電路中把若干個三態(tài)TTLTTL電路輸出端直接電路輸出端直接連接在一起構成三態(tài)門總線，使用時，要求只有需連接在一起構成三態(tài)門總線，使用時，要求只有需要傳輸信息的三態(tài)控制端處于使能態(tài)要傳輸信息的三態(tài)控制端處于使能態(tài)（ENEN0 0）其余其余各門皆處于禁止狀態(tài)各門皆處于禁止狀態(tài)（ENEN1 1）。由于三態(tài)門輸出電。由于三態(tài)門輸出電路結構與普通路結構與普通TTLTTL電路相同，顯然，若同時有兩個或電路相同，顯然，若同時有兩個或兩個以上三態(tài)門的控制端處于使能態(tài)，將出現(xiàn)與普兩個以上三態(tài)門的控制端處于使能態(tài)，將出現(xiàn)與普通通TTLTTL 門門“線與線與”運用時

6、同樣的問題，因而是絕對運用時同樣的問題，因而是絕對不允許的。不允許的。數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗7表表3.1 EN輸輸 入入輸輸 出出A AY Y0 00 00 01 11 11 10 0高阻態(tài)高阻態(tài)1 1圖圖3.2 三態(tài)輸出門實現(xiàn)總線傳輸三態(tài)輸出門實現(xiàn)總線傳輸數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗8四、實驗內(nèi)容四、實驗內(nèi)容 1. 74LS125三態(tài)門的輸出負載為74LS00一個與非門輸入端。74LS00同一個與非門的另一個輸入端接

7、低電平，測試74LS125三態(tài)門三態(tài)輸出、高電平輸出、低電平輸出的電壓值。同時測試74LS125三態(tài)輸出時74LS00輸出值。 數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗92. 74LS125三態(tài)門的輸出負載為74LS00一個與非門輸入端。74LS00同一個與非門的另一個輸入端接高電平，測試74LS125三態(tài)門三態(tài)輸出、高電平輸出、低電平輸出的電壓值。同時測試74LS125三態(tài)輸出時74LS00輸出值。數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗103.

8、用74LS125兩個三態(tài)門輸出構成一條總線。使兩個控制端一個為低電平，另一個為高電平。一個三態(tài)門的輸入接1MHz信號，另一個三態(tài)門的輸入接500KHz信號。用示波器觀察三態(tài)門的輸出。 數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗11五、實驗提示五、實驗提示1.三態(tài)門74LS125的控制端EN為低電平有效。2.用實驗臺的電平開關輸出作為被測器件的輸入。撥動開關，則改變器件的輸入電平。數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗12六、實驗接線圖和實驗結果六、

9、實驗接線圖和實驗結果 1.實驗內(nèi)容1和2接線圖 圖3.3是實驗內(nèi)容1和2接線圖，圖中K1、K2和K3是電平開關輸出，電壓表指示電壓測量點。撥動電平開關K3、K2、K1，則改變74LS00一個與非門輸入端、74LS125三態(tài)門控制端、三態(tài)門輸入端的電平。 圖圖3.3 實驗實驗1和實驗和實驗2接線圖接線圖數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗132.2.當當74LSOO74LSOO引腳引腳2 2為低電平時，測試為低電平時，測試74LS12574LS125引腳引腳 3 3和和74LSOO74LSOO引腳引腳3 3，結果如下：

10、，結果如下：三態(tài)門輸出高電平 4.09V三態(tài)門輸出低電平 0.12V三態(tài)門三態(tài)輸出 0.38V74LS00引腳3輸出 4.04V數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗143.當當74LS00引腳引腳2為高電平時，測試為高電平時，測試74LS125引引腳腳3和和74LS00引腳引腳3，結果如下：，結果如下： 三態(tài)門輸出高電平 4.09V三態(tài)門輸出低電平 0.12V三態(tài)門三態(tài)輸出 l.50V74LS00引腳3輸出 0.10V數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字

11、電路實驗路實驗154.用三態(tài)門構成總線接線圖用三態(tài)門構成總線接線圖圖3.4 三態(tài)門構成總線數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗16用三態(tài)門74LS125構成總線時，只要將三態(tài)門輸出并聯(lián)即可，在任何時刻，構成總線的三態(tài)門中只允許一個控制端為低電平，其余控制端應為高電平。圖3.4中，K1、K2是電平開關輸出。當K1為高電平、K2為低電平時，OUTPUT輸出500KHz；當K2為高電平、K1為低電平時，OUTPUT輸出1MHz。 K1K1K2K2輸出信號周期輸出信號周期輸出信號頻率輸出信號頻率0 01 11 10 0數(shù)字電

12、路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗17七、實驗預習要求七、實驗預習要求理解三態(tài)門的概念，復習課本中相關內(nèi)容。八、實驗要求八、實驗要求1.認真做實驗，將每一步所測試的電壓值與相關理論知識結合起來，理解三態(tài)門三態(tài)輸出、高電平輸出、低電平輸出等概念。 2.掌握三態(tài)門構成總線的方法，嘗試用四個三態(tài)門構成總線。 數(shù)字電路與邏輯設計數(shù)字電路與邏輯設計實驗指導書實驗指導書實驗三實驗三 三態(tài)門實驗三態(tài)門實驗數(shù)字電數(shù)字電路實驗路實驗18九、思考題九、思考題1. 三態(tài)門構成總線時，能否在某一時刻有兩個控制端同時為低電平？ 2. 在實驗1和實驗2中，為什么三態(tài)門三態(tài)輸出電壓會不同？提示提示：實驗1