大學(xué)微機(jī)原理第5章,半導(dǎo)體存儲(chǔ)器

1、第5章 半導(dǎo)體存儲(chǔ)器 5.1 存儲(chǔ)器概述存儲(chǔ)器概述存放待加工的原始數(shù)據(jù)和中間計(jì)算結(jié)果以及系統(tǒng)或存放待加工的原始數(shù)據(jù)和中間計(jì)算結(jié)果以及系統(tǒng)或 用戶程序等用戶程序等。 第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器(本章內(nèi)容本章內(nèi)容)第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 2. 最大存取時(shí)間：最大存取時(shí)間： 訪問一次存儲(chǔ)器（對(duì)指定單元寫入或讀出）所需要的時(shí)間，這個(gè)時(shí)間的上限值即最大存取時(shí)間，一般為十幾ns到幾百ns。 從從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器輸出有效數(shù)據(jù)所需要的時(shí)間給出有效的存儲(chǔ)器地址到存儲(chǔ)器輸出有效數(shù)據(jù)所需要的時(shí)間1. 容

2、量：容量：指一個(gè)存儲(chǔ)器芯片能存儲(chǔ)的二進(jìn)制信息。 存儲(chǔ)器芯片容量存儲(chǔ)器芯片容量=存儲(chǔ)單元數(shù)存儲(chǔ)單元數(shù)每單元的數(shù)據(jù)位數(shù)每單元的數(shù)據(jù)位數(shù) 例：例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字節(jié)=8 bit；1KB=210字節(jié)=1024字節(jié)；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。5.1.1 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)半導(dǎo)體存儲(chǔ)器的性能指標(biāo)3. 其他指標(biāo)：其他指標(biāo)：功耗，工作電源，可靠性，集成度，價(jià)格等。半導(dǎo)體存儲(chǔ)器（Memory）隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM） 靜態(tài)RAM（SRAM） 常用于

3、Cache 動(dòng)態(tài)RAM（DRAM）常用于內(nèi)存條掩膜ROM可編程ROM（PROM）紫外線可擦除的PROM（EPROM）電可擦除的PROM（EEPROM）快擦寫存儲(chǔ)器（Flash Memory）5.1.2 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類u 由制造工藝，可分為雙極型雙極型、MOS型、電荷耦合器型。u 從應(yīng)用角度可分為兩大類：u RAM具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。u ROM在程序執(zhí)行時(shí)只能讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。在程序執(zhí)行時(shí)只能讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。 u 掩膜掩膜ROM不可改寫。不可改寫

4、。u 可編程可編程PROM、EPROM、E2PROM及及FLASH在在 一定條件下可改寫一定條件下可改寫。第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器一、一、RAM原理原理構(gòu)成存儲(chǔ)體（R-S觸發(fā)器構(gòu)成的存儲(chǔ)矩陣）外圍電路譯碼電路、緩沖器譯碼電路、緩沖器I/O控制電路控制電路 5.2 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器(RAM)第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器5.2.1 靜態(tài)靜態(tài)RAM（SRAM）地址譯碼器存儲(chǔ)矩陣數(shù)據(jù)緩沖器012n-101m控制邏輯CSR/Wn位地址m位數(shù)據(jù)存儲(chǔ)芯片構(gòu)成示意圖存儲(chǔ)芯片構(gòu)成示意圖第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器1234

5、5678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC1、62256引腳圖1. 存儲(chǔ)體存儲(chǔ)體 一個(gè)基本存儲(chǔ)電路能一個(gè)基本存儲(chǔ)電路能存儲(chǔ)存儲(chǔ)1位位2#數(shù)。數(shù)。 （1）T1和和T2組成一個(gè)雙穩(wěn)組成一個(gè)雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和和T4為負(fù)載管。為負(fù)載管。（2）如如O1點(diǎn)為數(shù)據(jù)點(diǎn)為數(shù)據(jù)Q，則則O2點(diǎn)為數(shù)據(jù)點(diǎn)為數(shù)據(jù)/Q。（3）行選擇）行選擇線有效（高電線有效（高電 平）時(shí)，平）時(shí)， O1 、 O2處的數(shù)據(jù)處的數(shù)據(jù)信息

6、通過門控管信息通過門控管T5和和T6送至送至T7和和T8 。（4）列選擇）列選擇線有效（高電線有效（高電 平）時(shí)，平）時(shí)， T7和和T8處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T7和和T8送至芯送至芯片片C的引腳，讀控制線有效的引腳，讀控制線有效則輸出至數(shù)據(jù)線。則輸出至數(shù)據(jù)線。2. 外圍電路外圍電路（1）地址譯碼器 對(duì)外部地址信號(hào)譯碼， 用以選擇要訪問的單元。 第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)讀寫控制電路地址譯碼器 單地址譯碼單地址譯碼（右圖1）： 譯碼器為10:1024， 譯碼輸出線 2

7、101024 根。 引線太多，制造困難。若要構(gòu)成若要構(gòu)成1K1b個(gè)存儲(chǔ)單元，個(gè)存儲(chǔ)單元，需需10根地址線，根地址線，1根數(shù)據(jù)線。根數(shù)據(jù)線。 雙地址譯碼雙地址譯碼（右圖2） ：u 有X、Y兩個(gè)譯碼器，每個(gè)有10/2個(gè)輸入，210/2個(gè)輸出，共輸出210/2 210/2=210（1024）個(gè)狀態(tài)，而輸出線只有2 210/2根。u 兩個(gè)兩個(gè)5:32譯碼器組成行列形式選中單元，譯碼器組成行列形式選中單元，大大減少引線。大大減少引線。A0A1A2A3A4Y031-0Y31CE OE WED(I/O)讀寫控制電路行譯碼器0-00-3131-31A5A6A7A8A9X0X31列譯碼器第第5 5章章 半導(dǎo)體存

8、儲(chǔ)器半導(dǎo)體存儲(chǔ)器存儲(chǔ)體存儲(chǔ)體I/O緩緩沖沖 X譯譯碼碼Y譯碼譯碼存儲(chǔ)器控存儲(chǔ)器控制邏輯制邏輯A0A1A P-1APA P+1 AKD0D1D N-1R/WCERAM基本結(jié)構(gòu)框圖基本結(jié)構(gòu)框圖（2）I/O控制電路ii.ii.接收R/W信號(hào)0 0 寫有效寫有效1 1 讀有效讀有效i.i.接收片選信號(hào)（CECE或CSCS）0 0 選中芯片選中芯片1 1 未選中未選中例：一片62256為32K*8的RAM 地址線15根， 數(shù)據(jù)線8根， RAM的控制信號(hào)為3根（WE,OE,CE）。常用RAM有： 6116 6264 62256低功耗 CMOS SRAM， 容量8K8bit； DIP封裝，單一5V電源供電。

9、 28PIN，輸入輸出電平與TTL兼容。最大存儲(chǔ)時(shí)間70120ns。第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器1. 引腳及其含義引腳及其含義二、典型芯片二、典型芯片HM6264BL Din 寫 0 1 0 Dout 讀 0 1 1 0 高阻 輸出禁止 1 1 1 0 高阻 低功耗 0 高阻 低功耗 1I/O信號(hào) 工作方式 OE WE CS2 CS1 表表 5-1 HM6242BL工作方式工作方式第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器表表5-1為為HM6264BL工作方式真值表（功能表）。工作方式真值表（功能表）。2. 工作方式工作方式第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器u（一）622566

10、2256是32K*8的CMOS靜態(tài)RAM 補(bǔ)充：典型存儲(chǔ)器芯片和譯碼器芯片補(bǔ)充：典型存儲(chǔ)器芯片和譯碼器芯片第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC1、62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D02、62256邏輯圖1234567891011121314151617181920212223242

11、5262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC1、62256引腳圖62256工作表（二）3-8譯碼器74LS138Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA2、74LS138原理圖74LS138引腳功能（1）片選信號(hào)：G1G2AG2B（2）引腳CBA譯碼Y0到Y(jié)7有效 容量是256K4，片內(nèi)需18個(gè)地址信號(hào)，外接9根地址線，由內(nèi)部多路開關(guān)將外部18根地址線分兩次送入。基于預(yù)測(cè)技術(shù)的基于預(yù)測(cè)技術(shù)的DRAM、同步同步DRAMSDRAM、基于協(xié)議的、基于協(xié)議的DRDRAMDirect Rambu

12、s DRAM 5.2.4 高集成度高集成度RAM（IRAM） 又稱又稱RAM條（內(nèi)存條），條（內(nèi)存條），將多片DRAM芯片裝配在印刷電路板上，直接插在微機(jī)內(nèi)MEM插座上。特點(diǎn)：特點(diǎn)：動(dòng)態(tài)刷新電路集成在片內(nèi)，克服了DRAM需外接刷新電路 的缺點(diǎn)，從而兼有動(dòng)、靜RAM的優(yōu)點(diǎn)。主要產(chǎn)品有主要產(chǎn)品有: Intel 2186、2187（8K8位)。 第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器動(dòng)、靜動(dòng)、靜RAM比較：比較： 動(dòng)：容量大，速度慢，功耗低，刷新電路復(fù)雜。 靜：容量小，速度快，功耗大，無刷新電路。 典型芯片典型芯片uPD424256uPD4242565.2.3 高速高速RAM（由由DRAM進(jìn)行改進(jìn)

13、，因進(jìn)行改進(jìn)，因RAM價(jià)格高）價(jià)格高）5.2.2 動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM）動(dòng)態(tài)基本存儲(chǔ)電路是利用MOS管柵極和源極之間的電容存儲(chǔ)信息.因此需要周期性地對(duì)電容充電.第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 5.3 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM） 掩膜ROM芯片所存儲(chǔ)的信息由芯片制造廠家完成，用戶不能修改。 掩膜ROM以有有/無無跨接管子來區(qū)分0/1信息：有為0，無（被光刻而去掉）（被光刻而去掉）為1。5.3.1 掩膜掩膜ROM和和PROM一、掩膜一、掩膜ROM（Read Only Memory）位線位線字線字線 D3D2D1D0單元單元0 1010單元單元1 1101單元單元20101單元單

14、元30110典型的PROM基本存儲(chǔ)電路如下圖所示。芯片出廠時(shí)，開關(guān)管T1與位線（數(shù)據(jù)線）之間以熔絲相連。用戶可對(duì)其進(jìn)行一次性編程（熔斷或保留熔絲以區(qū)分“1/0”）： PROM基本存儲(chǔ)電路基本存儲(chǔ)電路第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器二、二、PROM（Programmable ROM）可編寫）可編寫ROMPROM的寫入要由專用的電路（大電流、高電壓）和程序完成。第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器5.3.2 可擦除的可擦除的PROM 一、一、EPROM（紫外線可擦除）紫外線可擦除） （擦除（擦除后內(nèi)容全為后內(nèi)容全為“1” ）通?？苫Q。引腳OE，CE都為0時(shí)，D0D7端可讀到數(shù)據(jù)。Vp

15、p=12.5V或更高時(shí)，可寫入，有專用寫入器。典型芯片典型芯片（27系列）系列） 2716 2K8bit 2732 4K8bit 27512 64K8bit第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器二、二、EEPROM（電可擦除）（電可擦除） 特點(diǎn)：特點(diǎn)： 1. 在線改寫，簡(jiǎn)單，在單一在線改寫，簡(jiǎn)單，在單一5V電源下即可完成。電源下即可完成。 2. 擦除與寫入同步，約擦除與寫入同步，約10ms。有些有些E2PROM設(shè)有寫入結(jié)束標(biāo)志以供設(shè)有寫入結(jié)束標(biāo)志以供查詢或申請(qǐng)中斷。查詢或申請(qǐng)中斷。 3. 一般為并行總線傳輸，如：一般為并行總線傳輸，如：2864，引腳與，引腳與2764完全兼容，最大存取完全兼

16、容，最大存取時(shí)間時(shí)間200ns，編程與工作電壓均為編程與工作電壓均為5V。 4. 具備具備RAM、ROM的優(yōu)點(diǎn)的優(yōu)點(diǎn),但寫入時(shí)間較長(zhǎng)。但寫入時(shí)間較長(zhǎng)。 三、快擦寫存儲(chǔ)器三、快擦寫存儲(chǔ)器（Flash memory) 類似類似EEPROM。它采用一種非揮發(fā)性存儲(chǔ)技術(shù)，即掉電后數(shù)據(jù)信它采用一種非揮發(fā)性存儲(chǔ)技術(shù)，即掉電后數(shù)據(jù)信息可以長(zhǎng)期保存息可以長(zhǎng)期保存 。又能在線擦除和重寫又能在線擦除和重寫，擦除的是整個(gè)存儲(chǔ)器陣列或擦除的是整個(gè)存儲(chǔ)器陣列或者是一個(gè)大的存儲(chǔ)單元塊，而不是一個(gè)字節(jié)一個(gè)字節(jié)的擦除者是一個(gè)大的存儲(chǔ)單元塊，而不是一個(gè)字節(jié)一個(gè)字節(jié)的擦除。需幾秒。需幾秒鐘時(shí)間，但擦除次數(shù)有限。鐘時(shí)間，但擦除次數(shù)

17、有限。 產(chǎn)品型號(hào)有： 28F256 32K8bit 29010 128K8bit第第5 5章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 5.4 存儲(chǔ)器連接與擴(kuò)充存儲(chǔ)器連接與擴(kuò)充需考慮的問題需考慮的問題 總線連接（AB、CB、DB） 時(shí)序配合 驅(qū)動(dòng)能力 若用存貯芯片構(gòu)成存貯系統(tǒng)，或?qū)σ延械拇尜A系統(tǒng)進(jìn)行容量擴(kuò)充時(shí)，需要通過總線將RAM、ROM芯片同CPU連接起來，并使之協(xié)調(diào)工作。5.4.1 存儲(chǔ)器芯片選擇存儲(chǔ)器芯片選擇第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器 SRAM與CPU連接簡(jiǎn)單，無需接口電路，在小型系 統(tǒng)中、智能儀表中采用。 DRAM集成度高，但需刷新電路，與CPU的接口復(fù) 雜，僅在需要較大存貯容量的計(jì)算

18、機(jī)產(chǎn)品中應(yīng)用。 一、類型選擇一、類型選擇RAM存儲(chǔ)用戶的調(diào)試程序、程序的中間運(yùn)算結(jié)果及掉 電時(shí)無需保護(hù)的I/O數(shù)據(jù)及參數(shù)等。ROM具有非易失性。 EPROM 存放系統(tǒng)（監(jiān)控）程序，無需在線修改的 參數(shù)。 E2PROM數(shù)據(jù)、參數(shù)等有掉電保護(hù)要求的數(shù)據(jù)。 特別：特別：利用后備電源，配合掉電保護(hù)電路，也可以保證靜態(tài) RAM在掉電后數(shù)據(jù)不丟失。第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器在在CPU時(shí)序介紹中了解到：時(shí)序介紹中了解到： CPU進(jìn)行讀操作時(shí)，什么時(shí)候送地址信號(hào)進(jìn)行讀操作時(shí)，什么時(shí)候送地址信號(hào), 什么時(shí)候從數(shù)據(jù)什么時(shí)候從數(shù)據(jù)線上讀數(shù)據(jù)線上讀數(shù)據(jù), 其時(shí)序是固定的。從其時(shí)序是固定的。從T1狀態(tài)開始

19、到地址信號(hào)有效：狀態(tài)開始到地址信號(hào)有效： TCLAVmax=110ns對(duì)對(duì)MEM： 從外部輸入地址信號(hào)有效，到把內(nèi)部數(shù)據(jù)送至數(shù)據(jù)總線上的從外部輸入地址信號(hào)有效，到把內(nèi)部數(shù)據(jù)送至數(shù)據(jù)總線上的時(shí)序也是固定的，由存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和制造工藝決定。時(shí)序也是固定的，由存儲(chǔ)器的內(nèi)部結(jié)構(gòu)和制造工藝決定。 6264讀取時(shí)間讀取時(shí)間tAAmax70ns 二、存儲(chǔ)器芯片與二、存儲(chǔ)器芯片與CPU的時(shí)序配合（以的時(shí)序配合（以“存儲(chǔ)器讀存儲(chǔ)器讀”為例）為例）MEM與與CPU工作速度的匹配問題。工作速度的匹配問題。 所以，從所以，從T1狀態(tài)開始到狀態(tài)開始到 6264 中指定單元讀出信息到數(shù)據(jù)總線中指定單元讀出信息到數(shù)據(jù)總線

20、上的時(shí)間為：上的時(shí)間為： TCLAVmaxtAAmax110ns70ns 180 ns第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器u CPU在在T3的下跳沿（的下跳沿（T3、T4交界處）采樣數(shù)據(jù)總線以得到數(shù)據(jù)。交界處）采樣數(shù)據(jù)總線以得到數(shù)據(jù)。 為確保采樣的數(shù)據(jù)是可靠的，則要求RAM輸出到總線上的數(shù)據(jù)比T3后沿提前 TDVCL時(shí)間已穩(wěn)定 。 即：即：3T-TDVCL=3200ns-30ns=570ns 570ns180ns 所以，對(duì)于所以，對(duì)于6264來說，能與來說，能與CPU在時(shí)序上很好地配合。在時(shí)序上很好地配合。 若不能很好地配合，需要在若不能很好地配合，需要在T3T4間插入間插入Tw。 u 當(dāng)

21、當(dāng)CPU與與MEM連接時(shí)，兩者時(shí)序要配合。連接時(shí)，兩者時(shí)序要配合。 即，當(dāng)CPU發(fā)出讀數(shù)據(jù)信號(hào)的時(shí)侯，存儲(chǔ)器已把數(shù)據(jù)輸出并穩(wěn)定在數(shù)據(jù)總線上，這時(shí)CPU才能讀到數(shù)據(jù)。 前已述及前已述及 從從T1狀態(tài)開始到狀態(tài)開始到 6264 中指定單元讀出信息到數(shù)據(jù)總線上的時(shí)間為：中指定單元讀出信息到數(shù)據(jù)總線上的時(shí)間為： TCLAVmaxtAAmax110ns70ns 180 nsu 通常，為簡(jiǎn)化外圍電路及充分發(fā)揮通常，為簡(jiǎn)化外圍電路及充分發(fā)揮CPU的工作速度，應(yīng)盡可能的工作速度，應(yīng)盡可能 選擇與選擇與CPU時(shí)序相匹配的芯片。時(shí)序相匹配的芯片。5.4.2 存儲(chǔ)器容量擴(kuò)充存儲(chǔ)器容量擴(kuò)充 當(dāng)單片存儲(chǔ)器芯片的容量不能

22、滿足系統(tǒng)容量要求時(shí)，可多片組合以擴(kuò)充位數(shù)擴(kuò)充位數(shù)或存貯單元數(shù)存貯單元數(shù)。 本節(jié)以RAM擴(kuò)充為例，ROM的處理方法與之相同。第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器=2（片） 一、位數(shù)擴(kuò)充一、位數(shù)擴(kuò)充 例：例：用8K8bit的6264擴(kuò)充形成8K16bit的芯片組，所需芯片： 8K16bit 8K8bit 方法方法 兩個(gè)芯片的地址線兩個(gè)芯片的地址線、片選信號(hào)片選信號(hào) 及讀及讀/寫控制線分別互連；寫控制線分別互連； 兩個(gè)芯片的數(shù)據(jù)線各自獨(dú)立，兩個(gè)芯片的數(shù)據(jù)線各自獨(dú)立， 一片作低一片作低8位（位（D0D7）, 另一片另一片 作高作高8位（位（D8D15）。）。 即，每個(gè)即，每個(gè)16位數(shù)據(jù)的高、低字位

23、數(shù)據(jù)的高、低字 節(jié)節(jié) 分別存于兩個(gè)芯片，一次讀分別存于兩個(gè)芯片，一次讀/寫寫 操作同時(shí)訪問兩個(gè)芯片中的同地操作同時(shí)訪問兩個(gè)芯片中的同地 址單元。址單元。具體連接如右。具體連接如右。第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器 二、單元數(shù)擴(kuò)充二、單元數(shù)擴(kuò)充 例：例：用8K8bit的6264擴(kuò)充形成32K8bit的存儲(chǔ)區(qū),需要的8K8 芯片數(shù)為： 32K/8K=4（片）8K8芯片 A14 A13 A12A0 地址范圍 0 0 0 000至1110000H1FFFH 1 0 1 000至1112000H3FFFH 2 1 0 000至1114000H5FFFH 3 1 1 000至1116000H7FF

24、FH 連接時(shí)：連接時(shí)： A0A12，D7D0，R/W等同名信號(hào)連接在一起。 由于容量的擴(kuò)充，增加了兩位地址線，譯碼后產(chǎn)生 4個(gè)片選信號(hào)，用于區(qū)分4個(gè)芯片。 這樣，32K的地址范圍在4個(gè)芯片中的分配為：v 稱地址線稱地址線A0A12實(shí)現(xiàn)片內(nèi)尋址，實(shí)現(xiàn)片內(nèi)尋址，A13A14實(shí)現(xiàn)片間尋址。實(shí)現(xiàn)片間尋址。第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器v 當(dāng)單元數(shù)與位數(shù)都要擴(kuò)充時(shí)，將以上兩者結(jié)合起來。當(dāng)單元數(shù)與位數(shù)都要擴(kuò)充時(shí)，將以上兩者結(jié)合起來。如：如： 用用8K8芯片構(gòu)成芯片構(gòu)成32K16存儲(chǔ)區(qū)，需要存儲(chǔ)區(qū)，需要42個(gè)個(gè)芯片。芯片。 （1）先擴(kuò)充位數(shù)，每）先擴(kuò)充位數(shù)，每2個(gè)芯片一組，構(gòu)成個(gè)芯片一組，構(gòu)成4個(gè)

25、個(gè)8K16芯片組；芯片組； （2）再擴(kuò)充單元數(shù)，將這）再擴(kuò)充單元數(shù)，將這4個(gè)芯片組組合成個(gè)芯片組組合成32K16存儲(chǔ)區(qū)。存儲(chǔ)區(qū)。 擴(kuò)充連接圖擴(kuò)充連接圖 5.5 8086/8088與存儲(chǔ)器連接與存儲(chǔ)器連接1全譯碼法全譯碼法片內(nèi)尋址未用的片內(nèi)尋址未用的全部全部高位地址線都參加譯碼，譯碼高位地址線都參加譯碼，譯碼 輸出作為片選信號(hào)，使得每個(gè)存貯器單元地址唯一。輸出作為片選信號(hào)，使得每個(gè)存貯器單元地址唯一。 譯碼電路比較復(fù)雜。一般用3-8譯碼器或可編程器件等實(shí)現(xiàn)。部分譯碼法部分譯碼法除片內(nèi)尋址外的高位地址的除片內(nèi)尋址外的高位地址的一部分一部分來譯碼產(chǎn)生片來譯碼產(chǎn)生片 選信號(hào)選信號(hào)（簡(jiǎn)單簡(jiǎn)單）線選法線選

26、法用除片內(nèi)尋址外的高位地址線中的用除片內(nèi)尋址外的高位地址線中的任一根任一根做為片選信做為片選信 號(hào)，直接接各存儲(chǔ)器的片選端來區(qū)別各芯片的地址。號(hào)，直接接各存儲(chǔ)器的片選端來區(qū)別各芯片的地址。第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器 設(shè)設(shè)CPU引腳已經(jīng)外圍芯片（鎖存器、驅(qū)動(dòng)器），可以連接存引腳已經(jīng)外圍芯片（鎖存器、驅(qū)動(dòng)器），可以連接存貯器或貯器或I/O接口電路。接口電路。 以以8088系統(tǒng)總線與系統(tǒng)總線與SRAM連接為例，連接為例，AB、CB、DB如何連？如何連？例：例：用用4片片6264構(gòu)成構(gòu)成32K8的存貯區(qū)。的存貯區(qū)。 片內(nèi)地址連接片內(nèi)地址連接A0A12， 高位地址線高位地址線A19A13譯

27、碼后產(chǎn)生譯碼后產(chǎn)生6264的片選信號(hào)。一般有三種譯碼的片選信號(hào)。一般有三種譯碼方式：方式：第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器例：例：用用4片片6264構(gòu)成構(gòu)成32K8的存貯區(qū)。的存貯區(qū)。 1. 全譯碼法全譯碼法 高位地址線高位地址線A19A13全部參加譯碼，產(chǎn)生全部參加譯碼，產(chǎn)生6264的片選信號(hào)。的片選信號(hào)。注：注：MEMW=IO/M+WR MEMR=IO/M+RD 整個(gè)32K8存儲(chǔ)器的地址范圍： 00000H07FFFH僅占用8088 1M容量的32K地址范圍。全譯碼的優(yōu)點(diǎn)地址唯一實(shí)現(xiàn)地址連續(xù)便于擴(kuò)充第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器部分譯碼法部分譯碼法 除片內(nèi)尋址外的高位地址

28、的一部分來譯碼產(chǎn)生片選信號(hào)（簡(jiǎn)單簡(jiǎn)單）。特點(diǎn)：特點(diǎn)：地址重疊，每個(gè)地址有 2（2015）= 25個(gè)重疊地址。令未用到的高位地址全為令未用到的高位地址全為0，則，則稱為基本存貯器地址。稱為基本存貯器地址。地址范圍如下：地址范圍如下： 芯片A19A15A14 A13A12A0地址范圍0 0 0 000至111 00000HF9FFFH內(nèi)1 0 1 000至111 02000HFBFFFH內(nèi) 芯片A19A15A14 A13A12A0地址范圍0 000000 0 000至111 00000H01FFFH 1000000 1 000至111 02000H03FFFH 2000001 0 000至111

29、04000H05FFFH 3 000001 1 000至111 06000H07FFFH 基本地址： A19A1500000 第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器3線選法線選法 用除片內(nèi)尋址外的高位地址線中的任一根做為片選信號(hào)，直接接各存儲(chǔ)器的片選端來區(qū)別各芯片的地址。特點(diǎn)：特點(diǎn)： 線選法也有地址重疊區(qū)。 地址不連續(xù)，但簡(jiǎn)單。 例：用線選法產(chǎn)生4片6264 （0#3#） 片選信號(hào)： A16A13用作片選， A19A17未用， 其它信號(hào)（數(shù)據(jù)線，讀寫信號(hào)）的連接同圖5-18。芯片A19A17A16A13A12A0地址范圍0 0000111 000至111 0E000H0FFFFH 1 0001011 000至111 16000H17FFFH 2 0001101 000至111 1A000H1BFFFH 3 0001110 000至111 1C000H1DFFFH 第第5 5章章 半導(dǎo)體存貯器半導(dǎo)體存貯器這時(shí)，32K存儲(chǔ)器的基本地址范圍為：注意