計算機(jī)組成原理試題及答案(考試資料)

1、組成 1一、選擇題 （每小題選出一個最合適的答案，每小題2分，共 20 分）1、若十進(jìn)制數(shù)為 37.25，則相應(yīng)的二進(jìn)制數(shù)是（）。（A ） 100110.01（B）110101.01（C） 100101.1（D ） 100101.012、若 x 反 =1.1011，則 x=（A ） -0.0101（ B） -0.0100（C）0.1011（D） -0.10113、某機(jī)器字長 16 位，含一位數(shù)符，用補(bǔ)碼表示，則定點小數(shù)所能表示的最小正數(shù)是（ ） （A ） 2-15（B）216（C）2-1（D）1-2-154、若采用雙符號位補(bǔ)碼運算，運算結(jié)果的符號位為10，則（）。（A ）產(chǎn)生了負(fù)溢出（下溢）（

2、B）產(chǎn)生了正溢出（上溢）（C）運算結(jié)果正確，為負(fù)數(shù)（D）運算結(jié)果正確，為正數(shù)5、 在用比較法進(jìn)行補(bǔ)碼一位乘法時，若相鄰兩位乘數(shù)yiyi+1 為 01 時，完成的操作是（ ）（A ）無（B ）原部分積+X補(bǔ)，右移一位（C）原部分積+-X補(bǔ)，右移一位（D ）原部分積+Y補(bǔ)，右移一位6、 堆棧指針SP的內(nèi)容是（）。（A ）棧頂?shù)刂罚˙）棧底地址（C）棧頂內(nèi)容（D ）棧底內(nèi)容7、 在寄存器間接尋址方式中，操作數(shù)是從（）。（A ）主存儲器中讀出（B）寄存器中讀出（C）磁盤中讀出（D） CPU中讀出8、 在微程序控制器中，一條機(jī)器指令的功能通常由（）。（A）一條微指令實現(xiàn)（B ）一段微程序?qū)崿F(xiàn)（C） 一個

3、指令碼實現(xiàn)（D）一個條件碼實現(xiàn)9、 在串行傳輸時，被傳輸?shù)臄?shù)據(jù)（）（A）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換（B）在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換（C）發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換（ D ） 發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換10、系統(tǒng)總線是指（）。(A)運算器、控制器和寄存器之間的信息傳送線(B)運算器、寄存器和主存之間的信息傳送線( C)運算器、寄存器和外圍設(shè)備之間的信息傳送線(D)CPU、主存和外圍設(shè)備之間的信息傳送線二、名詞解釋（每小題 4 分，共 20 分）1 全相聯(lián)映像2 指令系統(tǒng)3 指令

4、周期、 CPU 周期4 向量中斷5 微指令三、改錯題（在下列各小題的表述中均有錯誤，請改正。每小題3 分，共 12分）1、在中央處理器中，運算器可以向控制器發(fā)出命令進(jìn)行運算操作。2、在單處理機(jī)總線中，相對 CPU 而言，地址線和數(shù)據(jù)線一般都為雙向信號線號的撤消3、多重中斷方式，是指 CPU 同時處理多個中斷請求4、 在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“請求”又導(dǎo)致“回答”信號的撤消四、簡答題(每小題 5分，共15分)1、 某機(jī)指令字長12位，每個地址段3位，試提出一種字段分配方案，使該機(jī)指令系統(tǒng)能有6條三地址指令 和8條二地址指令。2、 分別用NRZ-1

5、、PE及FE制記錄方式記錄數(shù)據(jù)序列 11001,畫出寫電流波形。3、簡述通道控制方式和 DMA方式的異同。五、計算題(10分)用補(bǔ)碼加減交替一位除法進(jìn)行6十2運算，要求寫出運算過程和運算結(jié)果六、設(shè)計題(第一小題 12分，第二小題11分，共23分)1、CPU結(jié)構(gòu)如下圖所示，其中有一個累加寄存器AC、一個狀態(tài)條件寄存器和其他4個寄存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明4個寄存器的名稱。(2) 簡述指令從主存取出送到控制器的數(shù)據(jù)通路。(3) 簡述數(shù)據(jù)在運算器和主存之間進(jìn)行存取訪問的數(shù)據(jù)通路+ 232、用 2K 位 /片的 RAM 存儲器芯片設(shè)計一個 8KB 的存儲器，

6、設(shè) CPU 的地址總線為 A12A0 （低），數(shù)據(jù) 總線為 D7D0 （低），由 線控制讀寫。（1） 該存儲器需要多少片 2K 位/片的存儲器芯片。（2） 請設(shè)計并畫出該存儲器的邏輯圖。4組成 1一、選擇題 （每小題選出一個最合適的答案，每小題2分，共 20 分）1、D 2、B 3、A 4、A 5、B 6、A 7、B 8、B 9、D 10、D二、名詞解釋（每小題 4 分，共 20 分）6 全相聯(lián)映像：就是讓主存中的任何一個塊均可以映像裝入到Cache 中任何一個塊的位置上。7 指令系統(tǒng)：是指一臺計算機(jī)的所有指令的集合。8 指令周期：是指從取指令、分析取數(shù)到執(zhí)行完該指令所需的全部時間。CPU 周

7、期：也叫機(jī)器周期，通常把一個指令周期劃分為若干個機(jī)器周期，每個機(jī)器周期完成一個基本操作。9 向量中斷：是指那些中斷服務(wù)程序的入口地址是由中斷事件自己提供的中斷。10微指令：是指控制存儲器中的一個單元的內(nèi)容，即控制字，是若干個微命令的集合。三、改錯題（在下列各小題的表述中均有錯誤，請改正。每小題 3 分，共 12 分） 1、在中央處理器中，運算器可以向控制器發(fā)出命令進(jìn)行運算操作。 改為：在中央處理器中，控制器可以向運算器發(fā)出命令進(jìn)行運算操作。2、在單處理機(jī)總線中，相對 CPU 而言，地址線和數(shù)據(jù)線一般都為雙向信號線 改為：在單處理機(jī)總線中，相對 CPU 而言，地址線為單向信號和數(shù)據(jù)線一般都為雙向

8、信號線3、多重中斷方式，是指 CPU 同時處理多個中斷請求改為：多重中斷是指具有中斷嵌套的功能， CPU 在響應(yīng)較低級別的中斷請求時， 如果有更高級別的中斷請求， CPU 轉(zhuǎn)去響應(yīng)更高級別中斷請求。4、在“半互鎖”異步通信方式中， “請求”信號的撤消取決于“回答”信號的來到，而“請求”信號的撤消 又導(dǎo)致“回答”信號的撤消改為：在“半互鎖”異步通信方式中， “請求”信號的撤消取決于“回答”信號的來到，而“回答”信號的撤 消由從設(shè)備自己決定。四、簡答題（每小題 5 分，共 15分）1000XXX。YYY ZZZ101XXX YYY ZZZ110000YYYZZZ。110111YYYZZZ25NRZ*1IFM3相同點：都是能在不需要 CPU干預(yù)下實現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換（2分）不同點：1）DMA控制器是通過專門設(shè)計的硬件控制邏輯來實現(xiàn)對數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個有特殊功能的處理器2）DMA僅能控制一臺或幾臺同類設(shè)備，而通道能控制多臺同類或不同類設(shè)備五、計算題（10分）解題要領(lǐng)：首先要轉(zhuǎn)化為，然后進(jìn)行列算式計算。沒有轉(zhuǎn)化，但會列算式，且最后結(jié)果正確給7分。六、設(shè)計題（第一小題 12分，第二小題11分，共23分）1 （ 1）a 為 MDR,b 為 IR,c 為 MAR,d 為 PC（2）取指令的數(shù)據(jù)通路：PCtMAR t M