位數(shù)碼掃描顯示電路設(shè)計

1、 EDA與VHDL語言課程實(shí)驗報告實(shí)驗名稱： 8位數(shù)碼掃描顯示電路設(shè)計 班級： 學(xué)號： 姓名： 實(shí)驗日期： 2012.10.27 實(shí)驗五 8位數(shù)碼掃描顯示電路設(shè)計一、實(shí)驗?zāi)康模簩W(xué)習(xí)硬件掃描顯示電路的設(shè)計。二、實(shí)驗原理：圖 1 所示是8位數(shù)碼掃描顯示電路。圖1中g(shù)a為數(shù)碼管段信號輸入端，每個數(shù)碼管的七個段（g、f、e、d、c、b、a）都分別連在一起；k1k8為數(shù)碼管的位選信號輸入端。8 個數(shù)碼管分別由 8 個位選信號 k1、k2、k8 來選通，被選通的數(shù)碼管才顯示數(shù)據(jù)，未選通的數(shù)碼管關(guān)閉。 如在某一時刻，k3 為高電平，其余選通信號均為低電平，這時僅 k3 對應(yīng)的數(shù)碼管顯示來自段信號端的數(shù)據(jù)，而

2、其它 7 個 數(shù)碼管呈現(xiàn)關(guān)閉狀態(tài)。因此，如果希望在 8 個數(shù)碼管上顯示希望的數(shù)據(jù)，就必須使得 8 個選通信號 k1、k2、k8 分別被單獨(dú)選通，同時，在段信號輸入口加上希望在該對應(yīng)數(shù)碼管上顯示的數(shù)據(jù)，于是隨著選通信號的掃變，就能實(shí)現(xiàn)掃描顯示的目的。圖 1 8 位數(shù)碼掃描顯示電路三、實(shí)驗內(nèi)容1：用VHDL語言設(shè)計8位數(shù)碼掃描顯示電路，顯示輸出數(shù)據(jù)直接在程序中給出。1、程序設(shè)計LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY scanplay ISPORT( CLK:IN STD_LOG

3、IC; SI:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); BI:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) );END ;ARCHITECTURE bhv OF scanplay ISSIGNAL S: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL B: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(CLK) -產(chǎn)生動態(tài)掃描顯示的控制信號VARIABLE SIO: STD_LOGIC_VECTOR(3 DOWNTO 0);VARIABLE BIO: STD_LOGIC_VECTOR

4、(3 DOWNTO 0); BEGIN IF CLK'EVENT AND CLK='1' THEN IF BIO < 8 THEN BIO:=BIO+1; ELSE BIO:=(others=>'0'); END IF; IF SIO < 8 THEN SIO:=SIO+1; ELSE SIO:=(others=>'0'); END IF; END IF; S<=SIO; B<=BIO;END PROCESS;PROCESS(S) BEGIN CASE S IS WHEN "0000"

5、;=> SI<="00000001" WHEN "0001"=> SI<="00000010" WHEN "0010"=> SI<="00000100" WHEN "0011"=> SI<="00001000" WHEN "0100"=> SI<="00010000" WHEN "0101"=> SI<="00100

6、000" WHEN "0110"=> SI<="01000000" WHEN "0111"=> SI<="10000000" WHEN OTHERS=> SI<="00000000" END CASE; END PROCESS; PROCESS(B) BEGIN CASE B IS WHEN "0000"=> BI<="0111111" WHEN "0001"=> BI&l

7、t;="0000110" WHEN "0010"=> BI<="1011011" WHEN "0011"=> BI<="1001111" WHEN "0100"=> BI<="1100110" WHEN "0101"=> BI<="1101101" WHEN "0110"=> BI<="1111101" WHEN &q

8、uot;0111"=> BI<="0100111" WHEN "1000"=> BI<="1111111" WHEN "1001"=> BI<="1101111" WHEN "1010"=> BI<="1110111" WHEN "1011"=> BI<="1111100" WHEN "1100"=> BI<=&qu

9、ot;0111001" WHEN "1101"=> BI<="1011110" WHEN "1110"=> BI<="1111001" WHEN OTHERS=> BI<="1110001" END CASE; END PROCESS;END bhv; 注意：編程下載之前，將揚(yáng)聲器下方的JDSP跳線開關(guān)跳至“close”，任意電路模式皆可。引腳鎖定參考附圖12所示8個數(shù)碼管I/O連接圖（圖中pa為數(shù)碼管段信號，每個數(shù)碼管的八個段都分別連在一起；s1s8為數(shù)碼管的位選信號）。2、仿真波形3、引腳鎖定以及硬件下載選擇目標(biāo)器件EP1C3，選實(shí)驗電路模式5。CLK接clock0(引腳號為93)；輸出BI接數(shù)碼管（PIO49-POI43）顯示譯碼輸出,輸出