ARM知識點講解

1、1、ARM處理器工作模式有幾種?各種工作模式下分別有什么特點?答：ARM 處理器有7種工作模式，這7種模式及其特點是：快速中斷模式(fiq) 支持高速數(shù)據(jù)傳輸或通道處理，外部中斷fiq信號有效且CPSR的F=0進入。中斷模式(irq) 用于通用中斷處理，外部中斷irq信號有效CPSR的I=0進入。管理員模式(svc) - 操作系統(tǒng)的保護模式， 復位、軟件中斷進入。主要用于 SWI(軟件中斷)和 OS(操作系統(tǒng))。這個模式有額外的特權，允許你進一步控制計算機。中止模式(abt) - 支持虛擬內存和/或內存保護 預取指令中止/數(shù)據(jù)中止進入未定義模式(und) - 支持硬件協(xié)處理器的軟件仿真（浮點、

2、向量運算） 未定義指令進入 系統(tǒng)模式(sys) - 支持操作系統(tǒng)的特殊用戶模式(運行操作系統(tǒng)任務） 用戶模式(usr) 正常的程序執(zhí)行模式，此模式應用程序不能訪問受操作系統(tǒng)保護的資源，不能改變模式，除非異常發(fā)生。2、ARM處理器總共有多少個寄存器，這些寄存器按其在用戶編程中的功能是如何劃分的?這些寄存器在使用中各有何特殊之處?答：ARM微處理器共有37個32位寄存器，其中31個為通用寄存器，6個為狀態(tài)寄存器。31個通用寄存器根據(jù)其編程特點可分為如下幾種類型：1、不分組寄存器R0-R7 為所有模式共享 2、分組寄存器R8-R12R8_fiq-R12_fiq： FIQ模式下的寄存器R8-R12：其

3、它模式共享3、分組寄存器R13-R14 分為6組，用戶、系統(tǒng)一組，其他每種模式一組。R13_<mode>通常用作堆棧指針SP，R14_<mode>通常用作子程序鏈接寄存器，當進入子程序時，常用來保存PC的返回值其中，mode為以下幾種模式之一：usr、fiq、irq、svc、abt、und。4、程序寄存器R15（PC） 所有模式共享6個狀態(tài)寄存器：一個CPSR當前程序狀態(tài)寄存器，保存當前程序狀態(tài)。五個程序狀態(tài)備份寄存器SPSR(svc,abt,und,irq,frq)，只有在異常模式下，才能被訪問；各異常模式都擁有屬于自己的SPSR，當發(fā)生異常時，SPSR用來保存CPS

4、R的值，從異常退出時則可由SPSR來恢復CPSR。3、試述ARM處理器對異常中斷的響應過程。答：當一個異常出現(xiàn)以后，ARM微處理器執(zhí)行完當前指令后（復位異常除外）會執(zhí)行以下幾步操作：1. 將下一條指令的地址存入相應連接寄存器LR（R14_XXX），以便程序在處理異常返回時能從正確的位置重新開始執(zhí)行。2. 將CPSR復制到相應的SPSR中。3. 根據(jù)異常類型，強制設置CPSR的運行模式位。4. 強制PC從相關的異常向量地址取一條指令執(zhí)行，從而跳轉到相應的異常處理程序處。 4、如何從異常中斷處理程序中返回?需要注意哪些問題?答：異常處理完畢之后，ARM微處理器會執(zhí)行以下幾步操作從異常返回： 1.

5、將連接寄存器LR（R14_XXX）的值減去相應的偏移量后送到PC中。2. 將SPSR復制回CPSR中，恢復原處理器工作模式。3. 若在進入異常處理時設置了中斷禁止位，要在此清除。注意問題：異常處理返回時，IRQ和FIQ必須返回前一條指令，以便執(zhí)行因進入異常而被“占據(jù)”的指令。預取指中止必須返回前一條指令，以便執(zhí)行在初次請求訪問時造成存儲器故障的指令。數(shù)據(jù)中止必須返回前面第二條指令，以便重新執(zhí)行因進入異常而被占據(jù)的指令之前的數(shù)據(jù)傳送指令。5、ARM處理器版本的變化主要體現(xiàn)在內核的變化和內核的擴展哪些方面？答：ARM處理器版本的變化主要體現(xiàn)在內核的擴展和擴充。ARM內核的擴展主要是增加ARM核外圍

6、的組件，以改善ARM性能，提供資源管理等功能。主要有3種硬件擴展： 1、ARM內核擴展cache和緊耦合存儲器 2、擴展存儲管理 3、擴展協(xié)處理器接口（控制cache、TCM和存儲管理）ARM內核擴充主要是增加ARM核功能，通常將具有某些特殊功能的ARM內核稱為它的某種變種，到目前為止ARM定義了如下變種：1、T變種 Thumb指令集2、M變種 長乘指令 3、 E變種 增強型DSP指令4、J變種 java加速器Jazelle6、簡述處理器啟動時的模式轉換過程。 處理器啟動時，首先進入管理員模式(svc)，此后進入除用戶模式之外的其他模式，主要完成各模式的堆棧設置，最后進入用戶模式，運行用戶程序

7、。7、ARM存儲器的存儲周期有幾種類型，對應于cache訪問和存儲器訪問是何存儲周期？ ARM存儲器的存儲周期有4種類型，它們分別是：空閑周期、順序周期、協(xié)處理器寄存器傳送周期和非順序周期，對應于cache訪問的存儲周期是空閑周期和順序周期，對應于存儲器訪問的存儲周期是非順序周期。8、何謂cache？簡述cache的工作原理。Cache即高速緩沖存儲器是位于CPU與內存之間的高速存儲器，它的容量比內存小但交換速度快。在cache存儲系統(tǒng)當中，把主存儲器和cache都劃分成相同大小的塊。主存地址由塊號M和塊內地址N兩部分組成。同樣，cache的地址也由塊號m和塊內地址n組成。然而cache 是相

8、連存儲器，裝入時，通過地址變換部件把主存地址中的塊號M變成cache的塊號m，塊號M保存在塊號為m 的cache塊的標記區(qū)，數(shù)據(jù)塊裝入cache緩沖區(qū)。當CPU要訪問cache時，CPU送來主存地址，放到主存地址寄存器中。然后通過地址變換部件把主存地址中的塊號M變成cache的塊號m，并放到cache地址寄存器當中。同時將主存地址中的塊內地址N直接作為cache的塊內地址n裝入到cache地址寄存器中。如果地址變換成功（通常稱為cache命中），就用得到的cache地址去訪問cache，從cache中取出數(shù)據(jù)送到CPU中。如果地址變換不成功，則產生cache失效信息，并且接著使用主存地址直接去

9、訪問主存儲器。9、簡述全相聯(lián)cache、直接映象cache、組相聯(lián)cache其主存地址至cache地址的變換過程和數(shù)據(jù)檢索過程。全相聯(lián)cache地址的變換過程和數(shù)據(jù)檢索過程： 把內存地址的塊號與cache目錄區(qū)的主存塊號比較，若相同則命中，然后塊內地址檢索cache塊/行的某字；否則訪問內存。直接映象cache地址的變換過程和數(shù)據(jù)檢索過程： 1、根據(jù)內存地址的塊號找到cache的對應塊。2、把內存地址的區(qū)號與cache塊的標記比較，若兩者相等且有效位為1，則為命中，以塊內地址訪問Cache數(shù)據(jù)區(qū)。若兩者不相等或有效位不為1，則訪問內存。組相聯(lián)cache地址的變換過程和數(shù)據(jù)檢索過程： 1、首先以

10、內存地址的組號q找到cache中的組。如：物理地址的組號為1，則對應cache第1組。 2、由于主存與cache其組內的塊之間采用全相連映射，因此把內存地址的區(qū)號、組內塊號與cache目錄區(qū)所存的區(qū)號、組內塊號比較，若有相同者則為命中。 3、若命中，以物理地址的塊內地址查找某字，否則訪問內存。10、何謂寫通cache和寫回cache，兩者有何區(qū)別？采用寫通法進行數(shù)據(jù)更新的cache稱為寫通cache。寫通法是指CPU在執(zhí)行寫操作時，必須把數(shù)據(jù)同時寫入cache和主存。采用寫回法進行數(shù)據(jù)更新的cache稱為寫回cache。寫回法是指CPU在執(zhí)行寫操作時，被寫的數(shù)據(jù)只寫入cache，不寫入主存。僅

11、當需要替換時，才把已經修改的cache塊寫回到主存中。寫通cache和寫回cache的區(qū)別主要體現(xiàn)在執(zhí)行寫操作時數(shù)據(jù)是否同時寫入主存，寫通cache的欲寫數(shù)據(jù)同時寫入cache和主存；寫回cache的欲寫數(shù)據(jù)只寫入cache，不寫入主存，僅當需要替換時，才把已經修改的cache塊寫回到主存中。11、說明ARM存儲器存儲訪問過程。12、arm的MMU主要主要實現(xiàn)何功能。答：MMU主要主要實現(xiàn)功能是：1、 虛擬存儲空間到物理存儲空間的映射。在ARM中采用了頁式虛擬存儲管理，通過兩級頁表實現(xiàn)虛擬地址到物理地址的映射。2、 存儲器訪問權限的控制。 3、 設置虛擬存儲空間的緩沖的特性，主要包括Cache

12、、write buffer的配置。13、協(xié)處理器cp15主要主要實現(xiàn)何功能。答：協(xié)處理器cp15用于處理、控制ARM的特殊性能，包括：1、 片上存儲器管理單元(MMU)的特性。2、 指令、數(shù)據(jù)緩存的特性。3、 寫緩沖器的特性。 為控制這些特性， CP15提供了16 個額外寄存器。14、簡述MMU使能時存儲訪問過程 。（設chach為一級cache） 答：使能MMU時存儲訪問過程 ： 通過配置cp15寄存器，設置為MMU使能:（1） 若cache使能，根據(jù)arm輸出的虛擬地址在CACHE中搜索;若cache命中, arm處理器與cache交換數(shù)據(jù)。（2） 若cache禁止或cache未命中，首先

13、訪問TLB，根據(jù)arm輸出的虛擬地址在TLB中搜索，若TLB命中，將TLB中的物理頁地址與虛擬地址的頁內偏移量拼接成物理地址，訪問主存并把該塊數(shù)據(jù)讀取到cache(使能時)中。（3） 若cache且TLB均未命中，訪問主存中的頁表。 15、ARM支持的物理頁有幾種類型，其容量為何值？ ARM支持的物理頁有四種類型，分別是：1m的頁，64k的大頁，4k的小頁，1k的微頁或極小頁。16、簡述采用單步頁表搜索過程。（若一級頁表的頁表項為1M的段，采用單步頁表搜索；若為細頁表或粗頁表的頁表項則采用兩步搜索。）搜索步驟：1、首先由c2寄存器的高18位和邏輯地址的高12位拼接成段描述符的物理地址，如下圖所

14、示： 2、根據(jù)上述地址檢索一級頁表找到段描述符，把段描述符中的高12位和虛擬地址的低20位拼接成32位物理地址，并由此地址訪問主存物理頁及相應存儲單元。17、簡述使用粗頁表和4k頁的二級虛實地址轉換過程。1、首先把c2寄存器中的18位頁表基址作為粗頁表描述符的地址的高18位，虛擬地址的高12位作為粗頁表描述符的地址的中間部分，00作為粗頁表描述符的地址的最低2位，由此得到粗頁表描述符的物理地址。根據(jù)粗頁表描述符的物理地址，檢索一級頁表，找到粗頁表描述符。2、把粗頁表描述符22位二級頁表基址與虛擬地址的中間8位和00拼接成4k頁描述符的物理地址，根據(jù)4k頁描述符的物理地址，檢索二級頁表，找到4k

15、頁表描述符。3、將4k頁表描述符中的高20位物理地址與虛擬地址的低12位拼接成主存物理地址，并由此訪問某存儲單元。18、微處理器及嵌入式系統(tǒng)的總線一般由幾部分組成，arm中實現(xiàn)存儲器及外設讀、寫操作的控制信號是什么？微處理器及嵌入式系統(tǒng)的總線一般由3部分組成，其分別是：1、數(shù)據(jù)總線：傳送數(shù)據(jù)信息的信號線，通常為雙向、三態(tài)總線。 2、地址總線：用來傳送地址信息的信號線，通常為單向、三態(tài)總線3、控制總線：傳送控制信息的信號線。arm中實現(xiàn)存儲器及外設讀、寫操作的控制信號分別是。19、何謂總線主控設備、總線從設備，并舉例說明之。何謂主控設備是指能控制總線并啟動數(shù)據(jù)傳送的任何設備稱做主控器或主設備，如

16、CPU和DMA控制器 ?？偩€從設備則是指能夠響應總線主設備發(fā)出的總線命令的任何設備，如存儲器。20、什么是系統(tǒng)總線，微機和arm使用何系統(tǒng)總線？系統(tǒng)總線是指把微機系統(tǒng)內各部件的相互連接的總線，例，微機的 ISA、EISA、VESA、PCI等微機標準總線，arm的片上總線。21、簡述總線周期的四個階段。一個總線周期的四個階段： 1.總線請求和仲裁階段 由需要使用總線的主控設備向總線仲裁機構提出使用總線的請求，經總線仲裁機構仲裁確定，把下一個傳送周期的總線使用權分配給哪一個請求源。2、尋址階段 取得總線使用權的主控設備，通過地址總線發(fā)出本次要訪問的從屬設備的存儲器地址、或I/O端口地址及有關命令，

17、通過譯碼使參與本次傳送操作的從屬設備被選中，并開始啟動。3、數(shù)據(jù)傳送階段 主控設備和從屬設備進行數(shù)據(jù)交換。4、結束階段 主控設備、從屬設備的有關信息均從系統(tǒng)總線上撤除，讓出總線，以便其他模塊能繼續(xù)使用。22、簡述主設備和從設備之間的三種數(shù)據(jù)傳輸方式。主設備和從設備之間的數(shù)據(jù)傳輸方式：一、同步式傳輸 使用一個同步時鐘作為控制數(shù)據(jù)的傳輸。主設備與從設備進行一次傳輸所需的時間是固定的，其中每一步驟的起止時刻，也都有嚴格的規(guī)定，都以系統(tǒng)時鐘來統(tǒng)一。二、異步式傳輸 異步傳輸是采取應答式傳輸技術來實現(xiàn)的，用請求REQ和應答ACK兩種信號來協(xié)調傳輸過程。三、半同步傳輸 半同步傳輸是綜合同步和異步傳輸方式的優(yōu)點設計出來的混合式的總線結構。 這種總線有兩個控制信號：由主設備來的CLOCK和從設備來的WAIT信號。若從設備傳輸速度足夠快，則不發(fā)WAIT等待信號,以同步方式傳輸數(shù)據(jù)。如果從設備不能在一個周期內作出響應，則使WAIT信號變高而使主設備暫停。只要WAIT信號高電平有效，其后的時鐘周期內主設備處于等待狀態(tài)