計(jì)算機(jī)組成原理知識(shí)點(diǎn)

1、第一課時(shí)1、指令分為操作碼和地址碼,操作碼指明了操作類(lèi)型,地址碼指明了對(duì)哪兩個(gè)數(shù)進(jìn)行操作。2、CPU的時(shí)鐘頻率也即是CPU的主頻。3計(jì)算機(jī)系統(tǒng)結(jié)構(gòu):概念性結(jié)構(gòu)和功能特性。是指硬件子系統(tǒng)的概念性結(jié)構(gòu)和功能特性。由指令系統(tǒng)所規(guī)定的所有屬性,所以也稱(chēng)指令集體系結(jié)構(gòu)。主要研究計(jì)算機(jī)系統(tǒng)軟件和硬件的功能分配,以及如何最佳地實(shí)現(xiàn)分配給硬件的功能。例如:指令系統(tǒng)中是否包括乘法指令?4、計(jì)算機(jī)組織:也稱(chēng)計(jì)算機(jī)組成:計(jì)算機(jī)主要部件的類(lèi)型、數(shù)量、組成方式、控制方式和信息流動(dòng)方式以及相互連接而構(gòu)成的而系統(tǒng)。主要研究數(shù)據(jù)和指令的組織,數(shù)據(jù)的存取、傳送和加工處理。數(shù)據(jù)流和指令流的控制方式基本運(yùn)算的算法例如:如何實(shí)現(xiàn)乘法

2、指令?5計(jì)算機(jī)實(shí)現(xiàn):計(jì)算機(jī)功能的物理實(shí)現(xiàn)。6、加法指令執(zhí)行速度因?yàn)榧臃ㄖ噶钅芊从吵顺冗\(yùn)算,而其他指令的執(zhí)行時(shí)間也大體與加法指令相當(dāng)。7、CP I,執(zhí)行一條指令所需時(shí)鐘周期數(shù),是主頻的倒數(shù)。8、等效指令速度法9存儲(chǔ)器不僅能存放數(shù)據(jù),而且也能存放指令,兩者在形式上沒(méi)有區(qū)別,但計(jì)算機(jī)應(yīng)能區(qū)分?jǐn)?shù)據(jù)還是指令。10 有時(shí)我們說(shuō)某個(gè)特定的功能是由硬件實(shí)現(xiàn)的,但并不是說(shuō)不要編寫(xiě)程序,如乘法功能可由乘法器這個(gè)硬件實(shí)現(xiàn),但要啟動(dòng)這個(gè)硬件(乘法器工作,必須先執(zhí)行程序中的乘法指令。11 指令譯碼器是譯指令的操作碼。而是在讀出之前就知道將要讀的信息是數(shù)據(jù)還是指令了12 在計(jì)算機(jī)領(lǐng)域中,站在某一類(lèi)用戶(hù)的角度,如果感覺(jué)不

3、到某個(gè)事物或?qū)傩缘拇嬖?即“看”不到某個(gè)事物或?qū)傩?則稱(chēng)為“對(duì)xxxx用戶(hù)而言,某個(gè)事物或?qū)傩允峭该鞯摹薄?3程序控制器:(PC是執(zhí)行指令的機(jī)器。14 機(jī)器字長(zhǎng)定義為CPU中在同一時(shí)間內(nèi)一次能夠處理的二進(jìn)制數(shù)的位數(shù),實(shí)際上就是CPU中數(shù)據(jù)通路的位數(shù)15 浮點(diǎn)運(yùn)算器的數(shù)據(jù)通路要寬得多。16所以一般把定點(diǎn)運(yùn)算器的數(shù)據(jù)通路寬度定為機(jī)器字長(zhǎng)。因?yàn)闄C(jī)器字長(zhǎng)與內(nèi)存單元的地址位數(shù)有關(guān),而地址計(jì)算是在定點(diǎn)運(yùn)算器中進(jìn)行的。17、一個(gè)字的寬度并不等于機(jī)器字長(zhǎng)。在80x86系列中,一個(gè)字的寬度為16位。18、“存儲(chǔ)單元”指存儲(chǔ)器中具有相同地址的若干個(gè)存儲(chǔ)元件(或稱(chēng)存儲(chǔ)元、存儲(chǔ)基元、記憶單元構(gòu)成的一個(gè)存儲(chǔ)單元中的二進(jìn)

4、制代碼,其寬度等于一個(gè)編址單位的長(zhǎng)度,可以是8位、16位、32位等。現(xiàn)在,大多數(shù)計(jì)算機(jī)是按字節(jié)編址的,即:每一個(gè)字節(jié)(8位有一個(gè)地址,編址單位就是一個(gè)字節(jié),所以一個(gè)存儲(chǔ)單元的寬度(位數(shù)是8位。由此可見(jiàn),一個(gè)數(shù)據(jù)(如:32位整數(shù)、32位浮點(diǎn)數(shù)或64位浮點(diǎn)數(shù)等可能占多個(gè)存儲(chǔ)單元。一次從存儲(chǔ)器讀出或?qū)懭氲男畔⒁部赡苡卸鄠€(gè)存儲(chǔ)單元。19 “指令字長(zhǎng)”:指指令的位數(shù)。有定長(zhǎng)指令字機(jī)器和不定長(zhǎng)指令字機(jī)器。定長(zhǎng)指令字機(jī)器中所有指令的位數(shù)是相同的,目前定長(zhǎng)指令字大多是32位指令字。不定長(zhǎng)指令字機(jī)器的指令有長(zhǎng)有短,但每條指令的長(zhǎng)度一般都是8的倍數(shù)。所以,一個(gè)指令字在存儲(chǔ)器中存放時(shí),可能占用多個(gè)存儲(chǔ)單元;從存儲(chǔ)器

5、讀出并通過(guò)總線(xiàn)傳輸時(shí),可能分多次進(jìn)行,也可能一次讀多條指令。 20 MAR 為存儲(chǔ)器地址寄存器:是主存和CPU 之間的接口21 按字節(jié)編址的,也即:每一個(gè)字節(jié)(8位有一個(gè)地址。編址單位就是一個(gè)字節(jié) 所以一個(gè)存儲(chǔ)單元的寬度(位數(shù)是8位22 存儲(chǔ)元件又叫存儲(chǔ)元,或存儲(chǔ)基元,記憶單元。23二進(jìn)制并不符合人們的習(xí)慣,但是計(jì)算機(jī)內(nèi)部仍采用二進(jìn)制來(lái)表示信息的原因:是因?yàn)槎M(jìn)制有如下的優(yōu)點(diǎn):0/1兩個(gè)狀態(tài)易物理實(shí)現(xiàn),運(yùn)算規(guī)則簡(jiǎn)單。工作可靠也即:1+1=0,0+0=0;1+0=1,0+1=1 非常像C 語(yǔ)言中的異或運(yùn)算符!計(jì)算機(jī)由邏輯電路組成的,邏輯電路通常只有兩個(gè)狀態(tài),例如開(kāi)關(guān)的接通與斷開(kāi),晶體管的飽和與截

6、止。電壓電平的高與低。簡(jiǎn)化運(yùn)算:二進(jìn)制運(yùn)算法則簡(jiǎn)單:求積運(yùn)算法則只有三個(gè)。也即1*1=1 1*0=0 0*0=0二進(jìn)制數(shù)的運(yùn)算:0-0=0;1-1=0 0-1=1 1-0=1邏輯運(yùn)算 0|0=0 0|1=1 1|0=1 1|1=1 算術(shù)運(yùn)算會(huì)發(fā)生進(jìn)位和借位,而邏輯運(yùn)算則按位獨(dú)立進(jìn)行! 除2取余,直到商為0,然后倒排! 十進(jìn)制小數(shù)化為二進(jìn)制小數(shù)。規(guī)則:乘2取整,直到小數(shù)部分為0,然后順排!為什么需要八進(jìn)制?因?yàn)槭褂?進(jìn)制太長(zhǎng)了,而使用八進(jìn)制保持了二進(jìn)制數(shù)的表達(dá)特點(diǎn)。 原碼、反碼和補(bǔ)碼: 矢量圖只記錄線(xiàn)段的兩端,所用的字節(jié)就少多了,但是格式不同,需要轉(zhuǎn)換!位圖。聲音是一種連續(xù)變化的模擬量。對(duì)聲音信

7、號(hào)按固定的時(shí)間進(jìn)行采樣。從而把它變成數(shù)字量。第三章:系統(tǒng)總線(xiàn)CPU能像訪(fǎng)問(wèn)主存一樣訪(fǎng)問(wèn)輸入輸出模塊!給出輸入輸出模塊地址和控制信息。在某些情況下 DMA給出所訪(fǎng)問(wèn)的I/O模塊(如:DMA控制器要能對(duì)主存給出讀/寫(xiě)控制信息DMA控制器:直接存儲(chǔ)器訪(fǎng)問(wèn)。輸入輸出模塊:有兩種數(shù)據(jù),一種是內(nèi)部數(shù)據(jù)(CPU送來(lái)的,另一種是外部數(shù)據(jù)。(鍵盤(pán)、鼠標(biāo)送來(lái)的CPU只能取指令,而不能送出指令!I/O模塊將中斷請(qǐng)求信號(hào)送CPU部件與部件之間的信息交換。我們把連接各部件的通路的集合稱(chēng)為互連結(jié)構(gòu),互連結(jié)構(gòu)有分散結(jié)構(gòu)和總線(xiàn)結(jié)構(gòu) 地址總線(xiàn)地址線(xiàn)給出源數(shù)據(jù)或目的數(shù)據(jù)所在的主存單元或I/O端口的地址。地址線(xiàn)的寬度反映最大的尋址

8、空間。但是也有些總線(xiàn)沒(méi)有單獨(dú)的地址線(xiàn),地址信息通過(guò)數(shù)據(jù)線(xiàn)來(lái)傳送,這種情況稱(chēng)為數(shù)據(jù)/地址復(fù)用一條總線(xiàn)。時(shí)鐘:用于總線(xiàn)同步。復(fù)位:初始化所有設(shè)備。總線(xiàn)請(qǐng)求:表明發(fā)出該請(qǐng)求信號(hào)的設(shè)備要使用總線(xiàn)。總線(xiàn)允許:表明接收到該允許信號(hào)的設(shè)備可以使用總線(xiàn)。中斷回答:表明某個(gè)中斷請(qǐng)求已被接受。存儲(chǔ)器讀:從指定的主存單元中讀數(shù)據(jù)到數(shù)據(jù)總線(xiàn)上。存儲(chǔ)器寫(xiě):將數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)寫(xiě)到指定的主存單元中。I/O讀:從指定的I/O端口中讀數(shù)據(jù)到數(shù)據(jù)總線(xiàn)上。I/O寫(xiě):將數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)寫(xiě)到指定的I/O端口中。傳輸確認(rèn):表示數(shù)據(jù)已被接收或已被送到總線(xiàn)上。串行總線(xiàn):1 定義:在數(shù)據(jù)線(xiàn)上按位串行進(jìn)行傳輸,因此只需一根數(shù)據(jù)線(xiàn),2 優(yōu)點(diǎn):線(xiàn)路

9、成本低,適合于遠(yuǎn)距離數(shù)據(jù)傳輸。3 用途:主要用于連接慢速設(shè)備,但近年也出現(xiàn)了中高速串行總線(xiàn)。如:P1394,可傳輸多媒體信息波特率:每秒鐘通過(guò)信道傳輸?shù)拇a元數(shù).也稱(chēng)碼元傳輸速率,單位為位/秒(b/s。衡量并行總線(xiàn)速度的指標(biāo)是最大數(shù)據(jù)傳輸率或稱(chēng)帶寬(MB/s。突發(fā)式數(shù)據(jù)傳送模式:字和字之間是串行的,但是每個(gè)字的各個(gè)位之間又是并行的。總線(xiàn)的特性:一、物理機(jī)械特性1連線(xiàn)類(lèi)型:電纜式、主板式、底板式2 連線(xiàn)數(shù)量:串行和并行。二、電氣特性:總線(xiàn)的每一條信號(hào)線(xiàn)的信號(hào)傳遞方向、信號(hào)的有效電平范圍。信號(hào)方向:數(shù)據(jù)為雙向、地址為單(同向、控制為單(異向三、功能特性:總線(xiàn)中每根傳輸線(xiàn)的功能。四、時(shí)間特性:總線(xiàn)中任

10、一根傳輸線(xiàn)在什么時(shí)間內(nèi)有效,以及每根線(xiàn)產(chǎn)生的信號(hào)之間的時(shí)序關(guān)系。1 總線(xiàn)寬度:數(shù)據(jù)線(xiàn)的寬度(8位/16位/32位2 信號(hào)線(xiàn)類(lèi)型:專(zhuān)用信號(hào)線(xiàn)/復(fù)用信號(hào)線(xiàn)3 仲裁方法:集中式裁決/分布式裁決4 定時(shí)方式:同步通信/異步通信(一個(gè)設(shè)備在使用總線(xiàn)同另一個(gè)設(shè)備通信的過(guò)程中,是采用同步傳輸?shù)姆绞?還是異步傳輸?shù)姆绞健?事務(wù)類(lèi)型:總線(xiàn)所支持的各種數(shù)據(jù)傳輸類(lèi)型和其他總線(xiàn)操作類(lèi)型。6總線(xiàn)帶寬(總線(xiàn)寬度/最大數(shù)據(jù)傳輸率:每秒鐘在總線(xiàn)上能傳輸?shù)淖畲笞止?jié)數(shù)。例:總線(xiàn)工作頻率為33MHz,總線(xiàn)寬度為32位,則總線(xiàn)帶寬為132MB/s. 一、ISA總線(xiàn),又叫AT總線(xiàn)(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)(1支持64KI/O地址空間、16M主存地

11、址空間的尋址,支持15級(jí)硬中斷、7級(jí)DMA通道。(3支持8種總線(xiàn)事務(wù)類(lèi)型:存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)、I/O讀、I/O寫(xiě)、中斷響應(yīng)、DMA響應(yīng)、存儲(chǔ)器刷新、總線(xiàn)仲裁。(3是一種簡(jiǎn)單的多主控總線(xiàn)(4數(shù)據(jù)線(xiàn)與地址線(xiàn)是分離的(5時(shí)鐘頻率為8MHz,數(shù)據(jù)線(xiàn)寬度為16位。最大數(shù)據(jù)傳輸率為16MB/s 1、地址線(xiàn)的寬度為32位,所以尋址能力達(dá)2。即:CPU或DMA控制器等這些主存控制設(shè)備(簡(jiǎn)稱(chēng)主控設(shè)備能夠?qū)?G范圍的主存地址空間進(jìn)行訪(fǎng)問(wèn)。數(shù)據(jù)線(xiàn)與地址線(xiàn)也是分離的。2 1、總線(xiàn)頻率33MHz,數(shù)據(jù)線(xiàn)寬度也為32位,但是可以擴(kuò)充到64位。2、支持并發(fā)工作(PCI橋提供數(shù)據(jù)緩沖,并使總線(xiàn)獨(dú)立于CPU系統(tǒng)中的高速設(shè)備掛接

12、在PCI 總線(xiàn)上,而低速設(shè)備仍然通過(guò)ISA、EISA等這些低速I(mǎi)/O總線(xiàn)支持分為兩種:1 PCI配置的單處理器系統(tǒng)總線(xiàn)結(jié)構(gòu)1單總線(xiàn)結(jié)構(gòu):早期計(jì)算機(jī)采用的。CPU、主存與I/O模塊之間的傳送都通過(guò)一組總線(xiàn)進(jìn)行。PDP-11和國(guó)產(chǎn)DJS183機(jī)采用該結(jié)構(gòu)。所有傳送都共享一組總線(xiàn),總線(xiàn)成為整個(gè)系統(tǒng)的瓶頸性能下降的原因： 1 總線(xiàn)上連接的設(shè)備越多，傳輸延遲就會(huì)越大。 2 總線(xiàn)上掛接大量高速設(shè)備后，單一總線(xiàn)無(wú)法滿(mǎn)足系統(tǒng)要求。 2 雙總線(xiàn)結(jié)構(gòu) (a 不分層次，多加一條 CPU 與主存之間的總線(xiàn)，形成以主存儲(chǔ)器為中心的雙總線(xiàn)結(jié)構(gòu) 也即：系統(tǒng)總線(xiàn)、 也即：系統(tǒng)總線(xiàn)、主存總線(xiàn) (b 將 I/O 從單總線(xiàn)上分離出

13、來(lái)，集中由 IOP 管理。將原先的單總線(xiàn)分成主存總線(xiàn)和 I/O 總 主存總線(xiàn)和 線(xiàn)，形成兩級(jí)雙總線(xiàn)結(jié)構(gòu)。IOP：輸入輸出處理器 也即：主存總線(xiàn)、 也即：主存總線(xiàn)、I/O 總線(xiàn) 3 三總線(xiàn)結(jié)構(gòu) （a） 不分層次： 在以主存為中心的雙總線(xiàn)結(jié)構(gòu)中，將 I/O 和主存從系統(tǒng)總線(xiàn)上分離開(kāi)來(lái)，將原先的系統(tǒng)總線(xiàn) 分成主存總線(xiàn)和 I/O 總線(xiàn)。而在主存和高速的磁盤(pán)等設(shè)備之間引入一個(gè)專(zhuān)門(mén)的 DMA 總線(xiàn)， 形成三總線(xiàn)結(jié)構(gòu)。 也即：主存總線(xiàn)、 總線(xiàn)。 也即：主存總線(xiàn)、I/O 總線(xiàn)和 DMA 總線(xiàn)。 （b）分層次： 將 I/O 設(shè)備-主存間的通信與處理器的活動(dòng)隔離開(kāi)來(lái)。CPU 和主存之間的通信要通過(guò) cache）

14、也即：局部總線(xiàn)（CPU 和 cache）主存總線(xiàn)（主存和 cache、擴(kuò)展總線(xiàn)接口）擴(kuò)展總線(xiàn)（I/O 局部總線(xiàn)（ 局部總線(xiàn) ）主存總線(xiàn)（ 、擴(kuò)展總線(xiàn)接口）擴(kuò)展總線(xiàn)（ 設(shè)備和擴(kuò)展總線(xiàn)接口） 設(shè)備和擴(kuò)展總線(xiàn)接口） 來(lái)聯(lián)系的， 局部總線(xiàn)和主存總線(xiàn)是通過(guò) cache 來(lái)聯(lián)系的， 主存總線(xiàn)和擴(kuò)展總線(xiàn)是通過(guò)擴(kuò)展總線(xiàn)接口來(lái)聯(lián) 系的。 系的。 CPU 和主存要交換信息：則 和主存要交換信息： 4、 四總線(xiàn)結(jié)構(gòu)： 包括 cache 橋。 它連接了三個(gè)總線(xiàn)。 （包括局部總線(xiàn)， 主存總線(xiàn)和高速總線(xiàn)） 而高速總線(xiàn)和擴(kuò)展總線(xiàn)是通過(guò)擴(kuò)展總線(xiàn)接口來(lái)連接的。 也即：局部總線(xiàn)、主存總線(xiàn)高速總線(xiàn)和擴(kuò)展總線(xiàn) 擴(kuò)展總線(xiàn)。 也即：局部

15、總線(xiàn)、主存總線(xiàn)高速總線(xiàn)和擴(kuò)展總線(xiàn)。 總線(xiàn)判優(yōu)控制和總線(xiàn)通信控制 總線(xiàn)裁決： 一、總線(xiàn)判優(yōu)控制(總線(xiàn)裁決 ：當(dāng)多個(gè)設(shè)備需要使用總線(xiàn)進(jìn)行通信時(shí)，采用某種策略選擇一 總線(xiàn)判優(yōu)控制 總線(xiàn)裁決 當(dāng)多個(gè)設(shè)備需要使用總線(xiàn)進(jìn)行通信時(shí)， 個(gè)設(shè)備使用總線(xiàn)。 個(gè)設(shè)備使用總線(xiàn)。 總線(xiàn)通信控制(總線(xiàn)定時(shí) 取得了總線(xiàn)控制權(quán)的設(shè)備如何控制總線(xiàn)進(jìn)行總線(xiàn)操作？ 總線(xiàn)定時(shí)： 二、總線(xiàn)通信控制 總線(xiàn)定時(shí) ：取得了總線(xiàn)控制權(quán)的設(shè)備如何控制總線(xiàn)進(jìn)行總線(xiàn)操作？也即 如何定義總線(xiàn)事務(wù)中的每一步何時(shí)開(kāi)始、何時(shí)結(jié)束？這就是總線(xiàn)通信的定時(shí)問(wèn)題。 如何定義總線(xiàn)事務(wù)中的每一步何時(shí)開(kāi)始、何時(shí)結(jié)束？這就是總線(xiàn)通信的定時(shí)問(wèn)題。 如何進(jìn)行總線(xiàn)判優(yōu)控制？ 三

16、、如何進(jìn)行總線(xiàn)判優(yōu)控制？ 在總線(xiàn)中引入一個(gè)或多個(gè)總線(xiàn)主控設(shè)備。 在總線(xiàn)中引入一個(gè)或多個(gè)總線(xiàn)主控設(shè)備。 1、主控設(shè)備：能發(fā)起總線(xiàn)請(qǐng)求并控制總線(xiàn)。 如：處理器，有些輸入輸出模塊：如 DMA） （如 處理器，有些輸入輸出模塊： 、主控設(shè)備：能發(fā)起總線(xiàn)請(qǐng)求并控制總線(xiàn)。 （ ） 2、從設(shè)備：只能響應(yīng)從主控設(shè)備發(fā)來(lái)的總線(xiàn)命令。 如：主存、有些輸入輸出模塊） （如 主存、有些輸入輸出模塊） 、從設(shè)備：只能響應(yīng)從主控設(shè)備發(fā)來(lái)的總線(xiàn)命令。 （ 利用總線(xiàn)裁決決定哪個(gè)總線(xiàn)主控設(shè)備將在下次得到總線(xiàn)使用權(quán)。 利用總線(xiàn)裁決決定哪個(gè)總線(xiàn)主控設(shè)備將在下次得到總線(xiàn)使用權(quán)。 只有具有總線(xiàn)使用權(quán)的主控設(shè)備才能控制總線(xiàn)。 只有具有總

17、線(xiàn)使用權(quán)的主控設(shè)備才能控制總線(xiàn)。 如何進(jìn)行總線(xiàn)裁決？ 四如何進(jìn)行總線(xiàn)裁決？ 線(xiàn)裁決有兩種方式： 總線(xiàn)裁決有兩種方式：集中式和分布式 集中式：將控制邏輯做在一個(gè)專(zhuān)門(mén)的總線(xiàn)控制器或總線(xiàn)裁決器 總線(xiàn)控制器或總線(xiàn)裁決器中 集中式：將控制邏輯做在一個(gè)專(zhuān)門(mén)的總線(xiàn)控制器或總線(xiàn)裁決器中，通過(guò)將所有的總線(xiàn)請(qǐng)求 集中起來(lái)利用一個(gè)特定的裁決算法進(jìn)行裁決。 集中起來(lái)利用一個(gè)特定的裁決算法進(jìn)行裁決。 分布式：沒(méi)有專(zhuān)門(mén)的總線(xiàn)控制器，其控制邏輯分散在各個(gè)部件或設(shè)備中。 分布式：沒(méi)有專(zhuān)門(mén)的總線(xiàn)控制器，其控制邏輯分散在各個(gè)部件或設(shè)備中。 線(xiàn)請(qǐng)求信號(hào)：總線(xiàn)請(qǐng)求線(xiàn)和總線(xiàn)許可線(xiàn)。 總線(xiàn)請(qǐng)求信號(hào)：總線(xiàn)請(qǐng)求線(xiàn)和總線(xiàn)許可線(xiàn)。 總線(xiàn)請(qǐng)求信號(hào)

18、線(xiàn)專(zhuān)用 信號(hào)線(xiàn)復(fù)用（ 信號(hào)線(xiàn)專(zhuān)用/信號(hào)線(xiàn)復(fù)用 用數(shù)據(jù)線(xiàn)進(jìn)行總線(xiàn)請(qǐng)求，這種情況下， 總線(xiàn)請(qǐng)求信號(hào)線(xiàn)專(zhuān)用 信號(hào)線(xiàn)復(fù)用（如：用數(shù)據(jù)線(xiàn)進(jìn)行總線(xiàn)請(qǐng)求，這種情況下，總線(xiàn)裁決和 數(shù)據(jù)傳輸不能重疊進(jìn)行。 數(shù)據(jù)傳輸不能重疊進(jìn)行。 ） 裁決方案應(yīng)在以下兩個(gè)因素間進(jìn)行平衡 等級(jí)性.具有高優(yōu)先級(jí)的設(shè)備應(yīng)該先被服務(wù)。 具有高優(yōu)先級(jí)的設(shè)備應(yīng)該先被服務(wù)。 等級(jí)性 具有高優(yōu)先級(jí)的設(shè)備應(yīng)該先被服務(wù) 公平性即使是具有最低優(yōu)先權(quán)的設(shè)備也不能永遠(yuǎn)得不到總線(xiàn)使用權(quán)。 即使是具有最低優(yōu)先權(quán)的設(shè)備也不能永遠(yuǎn)得不到總線(xiàn)使用權(quán)。 公平性 即使是具有最低優(yōu)先權(quán)的設(shè)備也不能永遠(yuǎn)得不到總線(xiàn)使用權(quán) 集中式總線(xiàn)判優(yōu)控制 有以下三種：菊花鏈查詢(xún)、計(jì)數(shù)器定

19、時(shí)查詢(xún)、 有以下三種：菊花鏈查詢(xún)、計(jì)數(shù)器定時(shí)查詢(xún)、獨(dú)立請(qǐng)求 (1菊花鏈查詢(xún)方式 菊花鏈查詢(xún)方式 基本思想：總線(xiàn)上有三根線(xiàn)用于總線(xiàn)控制（ 總線(xiàn)忙 總線(xiàn)忙、 總線(xiàn)請(qǐng)求 總線(xiàn)請(qǐng)求、 總線(xiàn)允許 。 總線(xiàn)允許） 。BG 基本思想：總線(xiàn)上有三根線(xiàn)用于總線(xiàn)控制（BS-總線(xiàn)忙、BR-總線(xiàn)請(qǐng)求、BG-總線(xiàn)允許） 從最高優(yōu)先權(quán)的設(shè)備依次向最低優(yōu)先權(quán)的設(shè)備串行相連。 到達(dá)的設(shè)備有總線(xiàn)請(qǐng)求， 從最高優(yōu)先權(quán)的設(shè)備依次向最低優(yōu)先權(quán)的設(shè)備串行相連。如果 BG 到達(dá)的設(shè)備有總線(xiàn)請(qǐng)求， 信號(hào)就不再往下傳， 信號(hào)，表示它已獲得了總線(xiàn)使用權(quán)。 則 BG 信號(hào)就不再往下傳，該設(shè)備建立總線(xiàn)忙 BS 信號(hào)，表示它已獲得了總線(xiàn)使用權(quán)。 （

20、2）計(jì)數(shù)器定時(shí)查詢(xún)方式 ） 基本思想：比菊花鏈查詢(xún)多一組設(shè)備地址 地址線(xiàn) 部件接收到 基本思想：比菊花鏈查詢(xún)多一組設(shè)備地址線(xiàn)，少一根總線(xiàn)允許線(xiàn) BG?？偩€(xiàn)控制部件接收到 ?？偩€(xiàn)控制部件 BR 送來(lái)的總線(xiàn)請(qǐng)求信號(hào)后，在總線(xiàn)未被使用（BS=0）的情況下，由計(jì)數(shù)器開(kāi)始計(jì)數(shù)，并將 送來(lái)的總線(xiàn)請(qǐng)求信號(hào)后，在總線(xiàn)未被使用（ ）的情況下，由計(jì)數(shù)器開(kāi)始計(jì)數(shù)， 通過(guò)設(shè)備地址線(xiàn)向各設(shè)備發(fā)出。當(dāng)某個(gè)有總線(xiàn)請(qǐng)求的設(shè)備號(hào)與計(jì)數(shù)值一致時(shí)， 地址線(xiàn)向各設(shè)備發(fā)出 計(jì)數(shù)值通過(guò)設(shè)備地址線(xiàn)向各設(shè)備發(fā)出。當(dāng)某個(gè)有總線(xiàn)請(qǐng)求的設(shè)備號(hào)與計(jì)數(shù)值一致時(shí)，該設(shè) 備便獲得總線(xiàn)使用權(quán)，此時(shí)終止計(jì)數(shù)查詢(xún)， 信號(hào)。 備便獲得總線(xiàn)使用權(quán)，此時(shí)終止計(jì)數(shù)查詢(xún)

21、，同時(shí)該設(shè)備建立總線(xiàn)忙 BS 信號(hào)。 注意：計(jì)數(shù)器的初始值不一定為 0！這是它能保證公平的前提！ 這是它能保證公平的前提！ 注意： 菊花鏈查詢(xún)和計(jì)數(shù)器定時(shí)查詢(xún)的比較 菊花鏈查詢(xún)方式：優(yōu)點(diǎn)： 簡(jiǎn)單，只需幾根線(xiàn)就能按一定優(yōu)先次序?qū)崿F(xiàn)總線(xiàn)裁決。 菊花鏈查詢(xún)方式：優(yōu)點(diǎn)：簡(jiǎn)單，只需幾根線(xiàn)就能按一定優(yōu)先次序?qū)崿F(xiàn)總線(xiàn)裁決。 易擴(kuò)充設(shè)備。 易擴(kuò)充設(shè)備。 缺點(diǎn)： 不能保證公正性，即低優(yōu)先級(jí)請(qǐng)求可能永遠(yuǎn)得不到允許。 缺點(diǎn)：不能保證公正性，即低優(yōu)先級(jí)請(qǐng)求可能永遠(yuǎn)得不到允許。 對(duì)電路故障敏感，即設(shè)備故障會(huì)影響到后面設(shè)備的操作。 對(duì)電路故障敏感，即設(shè)備故障會(huì)影響到后面設(shè)備的操作。 花鏈的使用限制了總線(xiàn)速度。 花鏈的使用

22、限制了總線(xiàn)速度。 計(jì)數(shù)器定時(shí)查詢(xún)方式： 計(jì)數(shù)器定時(shí)查詢(xún)方式： 優(yōu)點(diǎn)： 靈活，設(shè)備優(yōu)先級(jí)通過(guò)設(shè)置不同的計(jì)數(shù)初始值來(lái)改變。 （若每次初值皆為 ， 優(yōu)點(diǎn)：靈活，設(shè)備優(yōu)先級(jí)通過(guò)設(shè)置不同的計(jì)數(shù)初始值來(lái)改變。 若每次初值皆為 0，則固 （ 若每次初值總是剛獲得總線(xiàn)使用權(quán)的設(shè)備，則是平等的循環(huán)優(yōu)先級(jí)方式。 定；若每次初值總是剛獲得總線(xiàn)使用權(quán)的設(shè)備，則是平等的循環(huán)優(yōu)先級(jí)方式。 ） 對(duì)電路故障不如菊花鏈查詢(xún)那樣敏感。 對(duì)電路故障不如菊花鏈查詢(xún)那樣敏感。 缺點(diǎn)： 增加一組設(shè)備線(xiàn)。 缺點(diǎn)：增加一組設(shè)備線(xiàn)。 總線(xiàn)設(shè)備控制邏輯變復(fù)雜(需對(duì)設(shè)備號(hào)進(jìn)行譯碼比較等 需對(duì)設(shè)備號(hào)進(jìn)行譯碼比較等。 總線(xiàn)設(shè)備控制邏輯變復(fù)雜 需對(duì)設(shè)備

23、號(hào)進(jìn)行譯碼比較等 。 獨(dú)立請(qǐng)求方式 基本思想： 基本思想：每個(gè)設(shè)備都有一對(duì)總線(xiàn)請(qǐng)求線(xiàn) BRi 和總線(xiàn)允許線(xiàn) BGi。各個(gè)設(shè)備獨(dú)立請(qǐng)求總線(xiàn)， 。各個(gè)設(shè)備獨(dú)立請(qǐng)求總線(xiàn)， 當(dāng)某個(gè)設(shè)備要求使用總線(xiàn)時(shí)，就通過(guò)對(duì)應(yīng)的總線(xiàn)請(qǐng)求線(xiàn)將請(qǐng)求信號(hào)送到總線(xiàn)控制器。 當(dāng)某個(gè)設(shè)備要求使用總線(xiàn)時(shí)，就通過(guò)對(duì)應(yīng)的總線(xiàn)請(qǐng)求線(xiàn)將請(qǐng)求信號(hào)送到總線(xiàn)控制器?？偩€(xiàn) 控制器中有一個(gè)判優(yōu)電路 可根據(jù)各個(gè)設(shè)備的優(yōu)先級(jí)確定選擇哪個(gè)設(shè)備使用總線(xiàn)。 判優(yōu)電路， 控制器中有一個(gè)判優(yōu)電路，可根據(jù)各個(gè)設(shè)備的優(yōu)先級(jí)確定選擇哪個(gè)設(shè)備使用總線(xiàn)?？刂破?可以給各個(gè)請(qǐng)求線(xiàn)以固定的優(yōu)先級(jí)，也可以設(shè)置可編程的優(yōu)先級(jí)。 可以給各個(gè)請(qǐng)求線(xiàn)以固定的優(yōu)先級(jí)，也可以設(shè)置可編程的優(yōu)

24、先級(jí)。 優(yōu)點(diǎn)： 響應(yīng)速度快。 優(yōu)點(diǎn)：響應(yīng)速度快。 如果是可編程的總線(xiàn)控制器，則優(yōu)先級(jí)可靈活設(shè)置。 如果是可編程的總線(xiàn)控制器，則優(yōu)先級(jí)可靈活設(shè)置。 缺點(diǎn)：控制邏輯復(fù)雜，控制線(xiàn)數(shù)量多。 缺點(diǎn)：控制邏輯復(fù)雜，控制線(xiàn)數(shù)量多。 表示允許掛接的最大設(shè)備數(shù)，則菊花鏈方式只需兩根裁決線(xiàn)， （若 n 表示允許掛接的最大設(shè)備數(shù)，則菊花鏈方式只需兩根裁決線(xiàn)，計(jì)數(shù)查詢(xún)方式大致需 根裁決線(xiàn)， 根裁決線(xiàn)。 用 log2n 根裁決線(xiàn)，而獨(dú)立請(qǐng)求方式則需用 2n 根裁決線(xiàn)。 ） 裁決算法：由總線(xiàn)控制器中的硬件實(shí)現(xiàn)，可采用固定的并行判優(yōu)算法、 裁決算法：由總線(xiàn)控制器中的硬件實(shí)現(xiàn)，可采用固定的并行判優(yōu)算法、平等的循環(huán)菊花鏈 最近

25、最少用算法、先來(lái)先服務(wù)算法） 算法、動(dòng)態(tài)優(yōu)先級(jí)算法（ 算法、動(dòng)態(tài)優(yōu)先級(jí)算法（如：最近最少用算法、先來(lái)先服務(wù)算法）等。 控制總線(xiàn)的作用：提供定時(shí)信號(hào)、操作命令和請(qǐng)求 回答信號(hào)等 控制總線(xiàn)的作用：提供定時(shí)信號(hào)、操作命令和請(qǐng)求/回答信號(hào)等 總線(xiàn)完成一次傳輸，分四個(gè)階段： 總線(xiàn)完成一次傳輸，分四個(gè)階段： 1 總線(xiàn)裁決：決定哪個(gè)主控設(shè)備使用總線(xiàn) 總線(xiàn)裁決： 2 尋址階段：主控設(shè)備送出要訪(fǎng)問(wèn)的主存或設(shè)備的地址，同時(shí)送出有關(guān)命令 讀或?qū)懙?，啟 尋址階段：主控設(shè)備送出要訪(fǎng)問(wèn)的主存或設(shè)備的地址，同時(shí)送出有關(guān)命令(讀或?qū)懙?讀或?qū)懙龋?動(dòng)從設(shè)備 3 數(shù)據(jù)傳輸階段：主、從設(shè)備間進(jìn)行數(shù)據(jù)交換 數(shù)據(jù)傳輸階段： 4 結(jié)束階段：有關(guān)信息在總線(xiàn)上撤銷(xiāo)，讓出總線(xiàn)使用權(quán) 結(jié)束階段：有關(guān)信息在總線(xiàn)上撤銷(xiāo)， 總線(xiàn)通信控制的目的： 總線(xiàn)通信控制的目的： 解決主、從設(shè)備如何獲知傳輸開(kāi)始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)進(jìn)行數(shù)據(jù)通信。 解決主、從設(shè)備如何獲知傳輸開(kāi)始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)進(jìn)行數(shù)據(jù)通信。 有四種通信方式：分別是同步 異步、半同步