數(shù)字半導(dǎo)體測試基礎(chǔ)2

1、驗證直流參數(shù)(Verifying DC Parameters)1.IDD Gross Current Test對象:VDD pin目的:粗略檢測流入VDD pin的電源電流是否過大.(在wafer test中很有用),判斷是否有必要繼續(xù)測試.方法:因為不要求精確預(yù)置(而只是簡單預(yù)置,為了使DUT在一個穩(wěn)定的狀態(tài)),所以IDD標準應(yīng)該放寬,一般是2-3倍. 所有input用驅(qū)動接地或電源,outputs不加負載. 用PMU在VDD pin上加VDDmax(最壞情況),測電流,觀察結(jié)果是否符合限制值.錯誤分析:有除DUT之外的其它的系統(tǒng)耗電導(dǎo)致電流過大電阻:在VDD和地之間的最小總電阻. 可以用一

2、個等效電阻代替DUT來驗證測試系統(tǒng)的精確性2.IDD Static Current Test對象: VDD pin目的:檢測當DUT預(yù)置在最低電流消耗邏輯狀態(tài)下(靜態(tài)),消耗的電流是否過大.(是檢測CMOS器件中制程問題的有效方法)方法:執(zhí)行test vector pattern,將DUT精確預(yù)置在特定邏輯狀態(tài)下. 其它的同IDD Gross Current Test.錯誤分析:有除DUT之外的其它的系統(tǒng)耗電導(dǎo)致電流過大電阻:在VDD和地之間的最小總電阻. 可以用一個等效電阻代替DUT來驗證測試系統(tǒng)的精確性3.IDD Dynamic Current Test對象:VDD pin目的:檢測當DU

3、T啟動運行其功能時,消耗的電流是否過大方法:在最高工作頻率下,運行test vector pattern,將DUT預(yù)置在啟動邏輯狀態(tài)下 在測試過程中pattern持續(xù)執(zhí)行.其它的同IDD Gross Current Test.錯誤分析:有除DUT之外的其它的系統(tǒng)耗電導(dǎo)致電流過大電阻:在VDD和地之間的最小總電阻. 可以用一個等效電阻代替DUT來驗證測試系統(tǒng)的精確性4.VOL/IOL;VOH/IOHa. VOL/IOL(定流測壓)對象:output pin目的:測試output在邏輯0狀態(tài)的時候,輸出電阻是否過大.方法(串行/靜態(tài)):VDD加VDDmin 預(yù)置outputs邏輯0.用PMU向ou

4、tput pin灌入一個固定IOL,測電壓,與標準做比較.重復(fù)步驟直到所有output pin都測完.錯誤分析:1)VOL過大但是output邏輯狀態(tài)正確,表明預(yù)置成功,可能器件本身有缺陷. 2)VOL過大而且output pin邏輯狀態(tài)不正確,表明預(yù)置不成功,重新預(yù)置電阻:output在0邏輯狀態(tài)下的最大輸出電阻(output pin與地之間) 用一個等效電阻代替失敗的DUT pin可以用來驗證測試系統(tǒng)的精確性b. VOH/IOH(定流測壓)對象:output pin目的:測試output在邏輯1狀態(tài)的時候,輸出電阻是否過大.方法(串行/靜態(tài)):VDD加VDDmin 預(yù)置outputs邏輯1

5、.用PMU向output pin拉出一個固定IOH,測電壓,與標準做比較.重復(fù)步驟直到所有output pin都測完.錯誤分析:1)VOH過小,但是output邏輯狀態(tài)正確,表明預(yù)置成功,可能器件本身有缺陷. 2)VOH過小,約為-0.7v(保護二極管起了保護作用).而且output pin邏輯狀態(tài)不正確,表明預(yù)置不成功,重新預(yù)置電阻:output在1邏輯狀態(tài)下的最大輸出電阻(output pin與VDD之間) 用一個等效電阻代替失敗的DUT pin可以用來驗證測試系統(tǒng)的精確性5.IIL/IIHa. IIL對象:all input pins目的:測試input pin到VDD電阻是否足夠大方法

6、(串行/靜態(tài)):VDD為VDDmax(最壞情況) 用Drive固定所有的input pin為邏輯1. 撤除被測試的pin的Drive,在用PMU使這個pin接VSS(logic 0),測電流.,比較是否超過標準范圍.重復(fù)操作直到所有pin都測完.錯誤分析:有除DUT之外的其它的系統(tǒng)耗電導(dǎo)致電流過大 器件有缺陷.電阻:input到VDD之間的最小電阻 用一個等效電阻代替可以用來驗證測試系統(tǒng)的精確性b. IIH對象:all input pins目的:測試input pin到地電阻是否足夠大方法(串行/靜態(tài)):VDD為VDDmax(最壞情況) 用Drive固定所有的input pin為邏輯0. 撤除

7、被測試的pin的Drive,在用PMU使這個pin接VDD(logic 1),測電流.,比較是否超過標準范圍.重復(fù)操作直到所有pin都測完.錯誤分析: :有除DUT之外的其它的系統(tǒng)耗電導(dǎo)致電流過大 器件有缺陷.電阻:input到地之間的最小電阻 用一個等效電阻代替可以用來驗證測試系統(tǒng)的精確性IIL/IIH并行測試法(parallel method) 每個input pin都連接一個PMU,同時開始測試,所以速度快,并且能夠直到每個pin的測試情況IIL/IIH Ganged測試法 所有input pin連再一起測一個總電流,這個方法之適合用于輸入阻抗較大的電路,如CMOS電路.6.IOZL/I

8、OZHa. IOZL對象:I/O pin和有高阻態(tài)的output pin.目的:檢測在高阻態(tài)下output pin和VDD之間的電阻是否足夠大.方法:output pin失去驅(qū)動能力,由PMU提供電壓電流 預(yù)置在高阻態(tài) PMU在output pin上加VSS,測拉出的電流,是否超過標準范圍錯誤分析:1)電流略超標,可能是DUT之外系統(tǒng)有其它耗電流,或DUT有缺陷 2)電流很大,DUT有嚴重缺陷,或者DUT未被正確預(yù)置電阻:高阻態(tài)下pin到VDD之間的最小電阻b. IOZH對象:I/O pin和有高阻態(tài)的output pin.目的:檢測在高阻態(tài)下output pin和地之間的電阻是否足夠大.方法:output pin失去驅(qū)動能力,由PMU提供電壓電流 預(yù)置在高阻態(tài) PMU在output pin上加VDD,測灌入的電流,是否超過標準范圍錯誤分析:1)電流略超標,可能是DUT之外系統(tǒng)有其它耗電流,或DUT有缺陷 2)電流很大,DUT有嚴重缺陷,或者DUT未被正確預(yù)置電阻:高阻態(tài)下pin到地的最小電阻7.Output Short Circuit Current(IOS)(定壓0v測流)目的:檢測output在邏輯1的狀態(tài)下,電壓為0時輸